微光电视数字图像累加及其硬件实现

本文分析了图像累积方法，且用于改善微光电视图像质量，并给出了其硬件实现方案。     

基于DSP的混沌数字图像加密与硬件实现

介绍了在DSP基础上,实现数字图像的混沌加密及硬件实现方法.根据离散化和数字化处理技术,对三维Lorenz混沌系统作离散化处理,用C语言和DSP技术产生三维Lorenz混沌迭代序列,分别对数字图像的红、绿、蓝三基色信号进行混沌加密和解密.基于芯片型号为TMS320VC5509A的DSP开发平台,以bmp格式的灰度图像为...     

基于FPGA技术的混沌数字图像加密与硬件实现

提出用FPGA技术实现混沌数字图像加密及其硬件实现的一种新方法.根据离散化和数字化处理技术,对三维Lorenz混沌系统作离散化处理,用硬件描述语言和FPGA技术产生三维Lorenz混沌迭代序列,分别对数字图像的红、绿、蓝三基色信号进行混沌加密和解密.基于芯片型号为EP2C35F672C6的FPGA开发平台,以X640×480 BMP格式的灰度图像为例,设计了Lorenz混沌序列对数字图像进行加密与解密算法,给出了FPGA硬件实现结果.     

图像硬件旋转显示功能的研究与实现

介绍图像硬件旋转的原理,着重分析控制图像旋转的地址产生器的结构及设计思想,并对设计进行了功能验证。     

一种基于硬件实现的快速运动估计半像素级搜索算法

研究了在绝对差和准则下的整像素级块匹配和半像素级块匹配的联系，对绝对差和进行了合理的数学曲线拟合，通过数学曲线来预测最小绝对差和所在半像素位置，从而得到半像素级最佳匹配矢量。分析了三种不同的凹函数预测模型，提出了一种适合硬件实现的运动估计快速半像素级搜索算法。该算法直接根据整像素级运动估计的结果来推算半像素级运动估计结果，在很大程度上降低了半像素级运动估计的运算复杂度，从而利用低码率视频编码的实时实现。试验结果表明该算法可获得较好的重建图像质量。该算法利于硬件实现，可以方便地集成到现有的视频编码器中，具有较好的实用价值。     

有限域算术的硬件实现

简单介绍了基的概念，详细讨论了有限域算术的加法、乘法、除法运算及硬件实现。     

基于DSP的BP神经网络的硬件实现

为了提高人工神经网络的运行速度，本文提出了采用多片TMS320C40构成的并行系统实现BP神经网络的具体方案，详细探讨了影响系统性能的各个因素，给出了系统性能的理论值，并且经过软件模拟证实了方案的可行性。     

基于FPGA的视频实时去雾算法及其硬件实现

单幅图像去雾技术虽然已经取得较大的进展,但是算法较为复杂,运行时间较长.为了实现视频实时去雾,以硬件实现为目的,对暗通道先验算法进行改进,降低其时间复杂度.提出了一种暗通道图优化方法,保留了图像的边缘信息,消除了光晕效应,省去了透射率细化的复杂操作;提出了适应于硬件实现的大气光值估计和调节及透射率补偿方法,解决了视频帧间闪烁及天空等明亮区域的色彩失真问题.基于现场可编程门阵列(FPGA)对所提出算法进行了硬件实现.结果表明,该算法可以实时处理帧速为60 f/s、分辨率为1 920×1 080的视频图像,相比传统去雾算法速度更快,去雾质量更高.     

基于硬件实现和分组授权的CA设计与实现

针对目前数字电视条件接收系统的安全隐患和黑客的攻击手段,设计并实现了一种全新的CA系统。将密钥管理和加解密做进芯片内部,完全由硬件实现,代替了原来智能卡的功能,把原来暴露给黑客的弱点全都隐藏起来,并且通过分组授权和主动防御进一步提高其安全性。这种设计有可能成为下一代CAS的设计模型。     

实时任务调度器硬件化的设计与实现

硬件化的实时任务调度器使用VHDL语言进行编写,使用组合逻辑电路和时序逻辑电路实现基于优先级的时间片轮转调度算法。由门电路搭建而成的硬件化调度器独立于内核之外,根据连接内核的数量,在编译时进行调整,同时对多个结构相同或不同的内核进行调度。内核只需要执行任务,不需要进行任务调度,以此来减轻对处理器的负担,提升操作系统的实时性和可靠性。     

椭圆曲线密码机制的硬件实现

文中对椭圆曲线密码机制的硬件实现进行了讨论。并在Xilinx公司的ISE集成软件环境中，使用VHDL硬件描述语言对其进行设计输入和使用ModelSim仿真工具对设计进行功能仿真和时序仿真。这对椭圆曲线密码机制的最终硬件实现具有重要意义。     

HINOC系统硬件架构和实现方法

本文针对高性能同轴电缆接入网HINOC（High performance Network Over Coax）系统的应用场景,分析了HINOC系统所应具备的功能及其硬件体系结构,并着重针对由MAC和PHY组成的主功能模块介绍了一种低成本的SOC实现方案。     

基于CPLD的BP神经网络模型的硬件实现

神经网络模型的硬件实现已成为人工智能的一个重要的研究方向,本文提出一种基于CPLD的硬件实现方式,来实现BP三层神经网络模型方法,并对该模型进行了MAX+Plus II仿真验证.     

TD-SCDMA中HARQ速率匹配的硬件实现

速率匹配单元是TD-SCDMA系统相对于其它通信系统比较独特的基带信号处理单元。文中论述了解速率匹配的过程,在此基础上进行分析说明,最后简略介绍了一种硬件设计的实现方案,并进行了优化处理。     

FPGA开发平台硬件系统设计及实现

随着社会经济水平的不断提高和信息时代的不断发展,FPGA(可编程逻辑器件)在集成电路领域中取得了良好的应用效果,不仅有效扩大了编程器件电路的数量,还避免了定制电路的局限性,为更好地改进多种逻辑应用功能和结构发挥了重要作用.因此,加强FPGA开发平台硬件系统设计及实现是当务之急.基于以上情况,文章从网络(DM900A)模...     

基于结构共享和多级流水线的AES算法硬件实现

针对AES算法,提出了一种新颖的AES算法的硬件实现.与传统的硬件实现方法不同,首先分析了AES算法的结构,并通过修改解密流程,在加解密流程中采用结构共享,节省了芯片的面积;其次在字节代换中采用了复合域中的运算,使得不可减小的时间延迟变得最小;最后通过仔细分析电路中各部分的时间延迟,采用8级流水线结构,最大程度地提高了数据处理的速度.文中提出的硬件结构适用于芯片面积资源紧张、芯片处理速度要求较快的场合.     

一种新型的位同步电路的设计与硬件实现

介绍了一种应用于数字通信系统中的新型位同步电路的设计方案,并通过硬件实现了此方案。该方案有效解决了传统位同步提取方法中的一些问题,如电路实现和技术过于复杂的问题、相位模糊、影响系统性能等。电路设计用同系列数字化芯片硬件实现后电路简单稳定,干扰小,同步精度高,跟踪范围比较宽,输入主频低,最后给出了仿真结果和硬件性能测试数据。     

小波图像编码的硬件实现

设计了二维离散小波变换和快速零树编码的硬件结构,实现了一小波图像编码系统.编写了各个模块的Verilog HDL模型,并进行了仿真和逻辑综合.最后用Altera公司的CPLD对整个编码系统进行了验证.结果表明,设计的硬件结构是正确的,可以用来实现小波图像编码系统.     

硬件实现模拟带宽达32GHz的实时示波器

Infiniium 90000 X系列示波器采用专利“磷化铟（InP）”集成电路制程,独有的氮化铝封装技术将5个磷化铟芯片集成到前端多芯片模块中,而且该模块采用了独特的噪声屏蔽和散热技术。先进的电路制成程和封装技术使该示波器实现业界领先的32GHz实时带宽,实时带宽范围为16GHz～32GHz,