高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元,整个设计用VHDL语言实现。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分乘积的符号扩展，采用Wallace Tree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元，整个设计用VHDL语言实现。     

DSP专用高速乘法器的设计

介绍了一种DSP专用高速乘法器的设计方法.该乘法器采用了最优化Booth编码算法,降低了部分乘积的数目,采用Wallace Tree最优化的演算法和快速超前进位加法器来进一步提高电路的运算速度.该乘法器在一个时钟周期内可以完成16位有符号/无符号二进制数乘法运算和复乘运算,在slow corner下最高频率可达220MHz以上.本乘法器是一DSP内核的专用乘法单元,整个设计简单高效.     

FPGA中专用可重构乘法器的设计

提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计. 该设计采用了改进的波茨编码算法,可以实现18×18有符号乘法或17×17无符号乘法. 还提出了一种新的电路优化方法来减少部分积的数目,并且提出了一种新的乘法器版图布局,以便适应tile-based FPGA 芯片设计所加的约束. 该乘法器可以配置成同步或异步模式,也可以配置成带流水线的模式以满足高频操作. 该设计很容易扩展成不同的输入和输出位宽. 同时提出了一种新的超前进位加法器电路来产生最后的结果. 采用了传输门逻辑来实现整个乘法器. 乘法器采用了中芯国际0.13μm CMOS工艺来实现,完成18×18的乘法操作需要4.1ns. 全部使用2级的流水线时,时钟周期可以达到2.5ns. 这比商用乘法器快29.1%,比其他乘法器快17.5%. 与传统的基于查找表的乘法器相比,该乘法器的面积为传统乘法器面积的1/32.     

FPGA中专用可重构乘法器的设计

提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计.该设计采用了改进的波茨编码算法,可以实现18×18有符号乘法或17×17无符号乘法.还提出了一种新的电路优化方法来减少部分积的数目,并且提出了一种新的乘法器版图布局,以便适应tilebased FPGA芯片设计所加的约束.该乘法器可以配置成同步或异步模式,也町以配置成带流水线的模式以满足高频操作.该设计很容易扩展成不同的输入和输出位宽.同时提出了一种新的超前进位加法器电路来产生最后的结果.采用了传输门逻辑来实现整个乘法器.乘法器采用了中芯国际0.13μm CMOS工艺来实现,完成18×18的乘法操作需要4.1ns.全部使用2级的流水线时,时钟周期可以达到2.5ns.这比商用乘法器快29.1%,比其他乘法器快17.5%.与传统的基于查找表的乘法器相比,该乘法器的面积为传统乘法器面积的1/32.     

定点符号高速乘法器的设计与FPGA实现

文章系统地研究了符号定点高速乘法器的实现算法和结构，采用了修正布斯算法，华莱士压缩树．4：2压缩器，伪4：2压缩器以及平方根求和结构。采用VerilogHDL实现了整个乘法器，在单个时钟周期完成一次16位的符号数乘法。为了验证该乘法器的性能，在VertexII-xc2v1000实现了该乘法器，频率可达62．27MHz。每秒钟可完成6227万次16位的符号乘法。     

一种位级流水线乘法器的设计

本文提出一种位级流水线乘法器的设计方法。在算法上考虑了无符号数与符号数各种组态的乘法运算;采用并行的半脉动阵列结构,节省了大量寄存器;使用带寄存的多米诺电路型式,减少了器件数、提高了速度并降低了功耗。按这种方法设计的8×8乘法器所需器件数少于3000个,采用2μmCMOS工艺可以达到100MHz以上的流水线工作频率。     

基于Booth算法的32×32乘法器IP核设计

在Booth算法的基础上,提出了一个适用于多媒体加速单元(Multirnedia Accelerator)的乘法器IP核设计。通过增加一位符号位,本设计支持32X32无符号和有符号乘法。通过一个32X9结合2-bit Booth算法阵列乘法器循环四次加法．完成32bit乘法。前四个时钟周期,每次处理一个9bit乘法,后两个周期分别处理低32bit和高32bit加法。我们采用2．5v,0．25μm SMIC CMOS工艺,实现乘法器的设计,其中部分积求和部分和ALU单元．Hspice仿真的最大延迟分别为0．64ns,1．51ns。     

基于改进的布斯算法FPGA嵌入式18×18乘法器

设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,其关键路径延迟为3.46ns。     

高性能累积乘法单元的设计

叙述了 32× 32位符号数 无符号数累积乘法单元的设计。该累积乘法单元可实现 32× 32位、 32× 16位和 16× 16位符号数 无符号数相乘 ,分别需要 2个、 1个、 1个时钟周期。由于乘法器的设计中采用了修正的布斯 (booth)算法、符号数 无符号数处理机制、符号扩展处理电路以及特殊的部分积累加模块 ,所以乘法器的速度得到很大的提高 ,仅仅相当于 6个或非门的延迟     

基于RISC技术的实现单字节乘法的MCU设计

基于RISC技术实现单字节乘法的微控制器设计主要包括：RISC指令集的选取、取指单元、译码单元、执行单元的设计.该微控制器包含8个模块：8位指令存储器、12位程序计数器、12位地址选择器、可进行16位加法的算术运算器、16位累加器、16选8的数据选择器、8位数据控制器以及状态机.为了进行测试,又增加了3个外围模块：RAM,ROM和addr_decode.设计使用可综合的Verilog 语言描述,Modelsim 5.7 PE软件仿真.     

基于邻井钻头优选算法的研究

针对目前钻头选型的常用方法,主要讨论邻井钻头优选算法,该算法根据邻井钻头使用数据,对钻头的优选指标与钻头在钻井过程中的影响因素之间的对应关系建立数学模型,利用最小二乘法预测出各种钻头的优选指标,选择其中满足优选条件的钻头型号的方法.这种钻头优选算法将待选钻头置于同等比较条件下,具有很强的适用性和可靠性.     

Quantization of Multiple Sources Using Nonnegative Integer Bit Allocation

Asymptotically optimal real-valued bit allocation among a set of quantizers for a finite collection of sources was derived in 1963 by Huang and Schultheiss, and an algorithm for obtaining an optimal nonnegative integer-valued bit allocation was given by Fox in 1966. We prove that, for a given bit budget, the set of optimal nonnegative integer-valued bit allocations is equal to the set of nonnegative integer-valued bit allocation vectors which minimize the Euclidean distance to the optimal real-valued bit-allocation vector of Huang and Schultheiss. We also give an algorithm for finding optimal nonnegative integer-valued bit allocations. The algorithm has lower computational complexity than Fox's algorithm, as the bit budget grows. Finally, we compare the performance of the Huang-Schultheiss solution to that of an optimal integer-valued bit allocation. Specifically, we derive upper and lower bounds on the deviation of the mean-squared error (MSE) using optimal integer-valued bit allocation from the MSE using optimal real-valued bit allocation. It is shown that, for asymptotically large transmission rates, optimal integer-valued bit allocations do not necessarily achieve the same performance as that predicted by Huang-Schultheiss for optimal real-valued bit allocations     

Bit Error Probability and Bit Outage Rate in Chaos Communication

This paper investigates the notion of the probability of bit error (PBE) and its distribution in chaos-based communication systems; these are seen as being the fundamental quantities to both the well-known bit error rate (BER) and the new concept in chaos communications of bit outage rate (BOR). The form of the distribution illustrates the degree to which bit error rate is a stable representation of performance. Bit outage rate is another measure of performance which gives practically helpful information about bit error. For a simple coherent chaos-shift-keying system the distribution of bit error probability is derived exactly, and theoretically exact formulas for the bit outage rate and bit error rate are presented. Two specific cases are developed to obtain useful qualitative and quantitative information. The cases concern independent Gaussian spreading, as a lower benchmark and logistic map spreading, as typical of effective chaotic spreading. Comparisons are obtained between these spreading distributions and between different extents of their spreading, calibrated against per bit signal to noise ratio. A general conclusion is that bit outage and bit error rates are complementary measures of performance.     

OFDM系统中动态子信道和功率的分配

在分析一种多用户OFDM系统中自适应子信道和比特功率分配算法的基础上,根据多径频率选择性衰落信道的瞬时特性,动态地为多用户分配子信道和传输比特数,并服从MA优化准则.并且进一步考虑了系统中有固定速率用户和可变速率用户同时存在的情况:在子信道分配时,先给固定速率的用户分配子信道,再给可变速率用户按照子信道链路增益最大化分配剩余的子信道;在信号发射功率分配上,按照"注水"法则分配,链路增益大的子信道分配的功率大,链路增益小的子信道分配的功率小,则系统的目标函数,总传输速率可以达到最大.仿真证明了此方案优于一般的方案.     

Unequal error protection of PCM signals by self-orthogonalconvolutional codes

In the PCM (pulse-code modulation) transmission system discussed, the influence of bit errors on the demodulated signal-to-noise ratio differs in the erroneous bit position. The demodulated signal-to-noise ratio can be improved when the PCM signals are protected so that the decoded bit error rate in more important bit position may be lower. Assigning a different number of orthogonal check sums to each information bit of self-orthogonal convolutional code provides a different error protection capability to each information bit. The author presents an unequal error protection self-orthogonal convolutional code with different error protection capability for each information bit, and discusses the condition that makes the demodulated signal-to-noise ratio of PCM signals maximum     

一种新的对称分组密码算法-SEA

描述了一种新的对称分组密码算法——SEA(Smart Encryption Algorithin)。通过在加密过程中交替使用两种互不相容的群运算和一个构造简单但非线性强度较高的函数，本密码算法能达到的必要的混乱和扩散，且具有良好的明文雪崩效应和密钥雪崩效应。在本密码算法中，明文和密文分组长度均为128bit，密钥长度128bit，192bit和256bit三种可选。在性能上，本算法不仅逻辑结构严谨、构造简单，而且安全、易实现。     

基于FM0记忆辅助特性的RFID标签碰撞检测

为实现两个射频识别(RFID)碰撞标签信息的检测和分离，提出一种利用Gen2标准中FM0标签编码固有记忆特性的检测方法。通过对FM0比特编码特点和碰撞标签信息的无记忆检测分析，得到基于单个比特持续时间的无记忆检测方法的条件错误概率和单个标签信息检测的误码率；然后利用单个FM0比特编码需要前一比特的“记忆”特性，得到对应于前一比特的一对测量值和对应于下一比特的一对测量值，进而得到碰撞标签信息的1比特记忆辅助检测时的条件错误概率和误码率性能；并对在帧Aloha媒质接入方案中采用提出的检测方法时的N个标签群的总延迟减少性能进行了分析。仿真实验结果表明，提出的1比特记忆辅助检测方法，相比于无记忆检测具有更好的误码率性能，且能减少标签群接入时的总延迟。     

基于矢量量化的高效随机物理层密钥提取方案

针对现有的物理层密钥生成方法中存在的生成速率偏低、误码率高等问题,借助无线信号接收信号强度RSS,提出了基于矢量量化的高效随机物理层密钥提取方案(HRVQ).该方案通过不一致性去除减少通信双方不一致的信道特征值,利用矢量量化将信道信息转化为0、1比特流,并通过模糊提取器进行纠错和随机性增强处理.实验表明:该方案在密钥生成速率方面达到了284%的比特生成率,并且在实现了零误码率的同时保证了生成密钥的随机性.     

Efficient bit allocation algorithm for ISO/MPEG audio encoder

An efficient bit allocation algorithm for the ISO/MPEG audio layer 2 encoder is proposed. The resulting encoder is able to produce an ISO/MPEG compliant bit stream which is almost identical to the bit stream produced by the reference ISO/MPEG encoder suggested in IS 11172-3. More importantly, the number of computational steps is greatly reduced as compared to the method recommended by the ISO/MPEG Committee because the efficient bit allocation algorithm significantly reduces the number of iterations required. It was found that the efficient bit allocation algorithm works best when the bit rate demanded by the psychoacoustic model in order to keep the quantisation noise below the masking threshold is almost equal to the operational bit rate