绝热无比型动态触发器和同步时序电路综合

该文从电路三要素理论出发研究低功耗电路，定量描述绝热无比型动态记忆电路。绝热无比型动态触发器利用电容接收和保存信息，避免目前绝热电路中电容上的信息得而复失的现象，其中绝热D和T'触发器只用6管，带‘与或非’输入的绝热D触发器只用9管。在上述理论基础上该文提出绝热无比型动态同步时序电路综合方法，用此法设计出绝热5421BCD码十进制计数器，仅用32管，总功耗小于一个PAL－2N四位二进制计数器的功耗，计算机模拟验证该文方法正确。     

二值、多值和绝热电路通用的电路理论

本文提出二值、多值和绝热电路通用的电路理论,即电路三要素(信号,网络和负载)理论.为此首先提出普适的N+1值代数,推出网络转换定理和常用公式,用来直接由多值函数或触发器的特征方程推出它们的元件级结构.当N充分大时该理论可推广到绝热电路,从而在绝热约束条件下完成绝热电路定量分析与综合,用于诸如交叉耦合绝热触发器和绝热同步时序电路,由计算机模拟检验其正确性.     

绝热电路稳定性和三时钟绝热同步时序电路

因为稳定性对绝热同步时序电路实现的重要性，该文首先提出绝热记忆电路的稳定性条件。依据稳定性条件，该文证明三相时钟是满足电路稳定性的最小值。在此基础上该文又提出三相时钟绝热动静态触发器，用此触发器设计出带有反馈清0的绝热可变计数电路。最后用计算机模拟程序检验绝热触发器和可变计数电路的结果。     

三值动态和静态广义时序机理论

该文在三值电路三要素理论的基础上提出了三值动态和静态广义时序机理论。首先找出三值状态图和电路方程间的关系,该关系既适用于静态电路,又适用于动态电路。对静态电路文中推导出各型三值触发器完整特性方程,它描述了触发器全时刻的行为,用以代替常规特性方程,使三值同步和异步时序电路统一。对动态电路该文用电容代替触发器存储三值信息,实现三值动态时序电路(特别是三值同步动态时序电路,属于非触发器式的时序电路)。因动态电路和静态电路主要差别是负载行为,故此可以在三值电路三要素理论和广义时序机理论下统一三值动态和静态,同步和异步时序电路。     

采用交流能源的低功耗绝热触发器

研究采用交流能源的绝热触发器。首先提出绝热触发器结构并进行了详细分析，然后讨论绝热时序电路的设计，通过扭环形计数器的设计演示了绝热时序电路的设计方法。应用MOSIS的0．25μmCMOS工艺参数，经SPICE模拟证实了设计的电路具有正确的逻辑功能与可观的能量节省。     

动态时序电路和广义时序机

本文基于用广义输入信号表示的广义时序机，研究动态时序电路，考虑电容负载时得出动态单元电路特征方程，利用电容存储信息和触发器的类似性，建立了时序电路统一理论，将常规时序电路和动态时序电路理论统一起来，证明实现动态时序电路的条件，结合实例论述各型动态时序电路，伪动态时序电路和静态时序电路的开关级结构间的等价转换。     

静态绝热CMOS记忆电路和信息恢复能力

通过等效电路分析、考虑参数选取和整体时序电路的实现,提出具有信息恢复能力的静态绝热CMOS记忆电路.认为整体绝热电路结构最好融合输入、输出电路和记忆电路、时序电路为一体,由主触发器集合和从触发器集合相互连接构成,其中含有输出和反馈从触发器.采用绝热取样输入电路实现信息记忆单元接收代码和保存信息时将信息单元与外输入隔离.还设计出5421BCD码10进制和7进制可变计数器(带有进位输出从触发器和反馈清0从触发器),用计算机模拟程序检验电路的正确性.     

静态绝热CMOS记忆电路和信息恢复能力

通过等效电路分析、考虑参数选取和整体时序电路的实现 ,提出具有信息恢复能力的静态绝热 CMOS记忆电路 .认为整体绝热电路结构最好融合输入、输出电路和记忆电路、时序电路为一体 ,由主触发器集合和从触发器集合相互连接构成 ,其中含有输出和反馈从触发器 .采用绝热取样输入电路实现信息记忆单元接收代码和保存信息时将信息单元与外输入隔离 .还设计出 5 4 2 1BCD码 10进制和 7进制可变计数器 (带有进位输出从触发器和反馈清 0从触发器 ) ,用计算机模拟程序检验电路的正确性     

静态绝热CMOS记忆电路和信息恢复能力

通过等效电路分析、考虑参数选取和整体时序电路的实现,提出具有信息恢复能力的静态绝热CMOS记忆电路.认为整体绝热电路结构最好融合输入、输出电路和记忆电路、时序电路为一体,由主触发器集合和从触发器集合相互连接构成,其中含有输出和反馈从触发器.采用绝热取样输入电路实现信息记忆单元接收代码和保存信息时将信息单元与外输入隔离.还设计出5421BCD码10进制和7进制可变计数器(带有进位输出从触发器和反馈清0从触发器),用计算机模拟程序检验电路的正确性.     

采用三相交流电源的低功耗绝热时序电路

研究采用三相交流电源的绝热时序电路.首先介绍了采用三相交流电源的双传输门绝热电路并分析其工作原理，在此基础上提出了性能良好的低功耗绝热D、T与JK触发器.使用绝热触发器设计时序系统的实例被演示.SPICE程序模拟表明，设计的电路具有正确的逻辑功能及低功耗的优点。     

Energy Efficient Adiabatic Multiplier-Accumulator Design

This paper presents a strategy for minimizing non-adiabatic dissipation in adiabatic arithmetic units. The non-adiabatic dissipation is minimized by architectural design involving a small number of complex logic gates. Circuit design of complex adiabatic gates, based on ordered binary decision diagrams (OBDD), is introduced. An optimized architecture for adiabatic parallel multipliers is proposed and savings in energy dissipation over competing architectures are estimated. Experimental results obtained from implementation of an adiabatic multiply-accumulate (MAC) unit suggest that the proposed strategy provides substantial improvement in energy efficiency over equivalent non-adiabatic and alternative adiabatic implementations, while achieving a competitive operating speed.     

基于电路三要素理论的三值绝热加法器设计

通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一位三值绝热全加器的元件级函数式,并利用自举的NMOS管实现相应的电路结构,完成对电路的能量注入和恢复.然后在此基础上,进一步得到四位三值绝热加法器.最后 PSPICE模拟验证所设计的电路具有正确的逻...     

一种交叉耦合低功耗传输门绝热逻辑电路

提出了一种新的能量恢复型电路—— Transmission Gate Adiabatic Logic(TGAL)。该电路由交叉耦合的 CMOS传输门完成逻辑运算与能量恢复 ,对负载的驱动为全绝热过程。TGAL电路输出端始终处于箝位状态 ,在整个输出期不存在悬空现象并具有良好的信号传输效果。分析了 TGAL反相器的能耗 ,并与静态 CMOS电路及部分文献中绝热电路进行了比较。使用 TGAL构成门电路与时序系统的实例被演示。应用 MOSIS的0 .2 5 μm CMOS工艺参数的模拟结果表明 ,与传统 CMOS和 2 N-2 N2 P绝热电路相比 ,TGAL电路在 1 0 0 MHz工作频率时分别节省 80 %与 60 %以上的功耗。     

三值绝热多米诺加法器开关级设计

通过对绝热多米诺电路和加法器的研究,该文提出一种新颖低功耗三值加法器的开关级设计方案。该方案首先利用开关-信号理论,结合绝热多米诺电路结构特点,推导出三值加法器本位和电路与进位电路的开关级结构式,由此得到一位三值加法器单元电路;然后通过单元电路的级联得到四位三值绝热多米诺加法器;最后,利用Spice软件对所设计的电路进行模拟,结果显示所设计的四位三值绝热多米诺加法器具有正确的逻辑功能,与四位常规多米诺三值加法器相比,能耗节省约61%。     

采用二相功率时钟的无悬空输出绝热CMOS电路

分析了 PAL 及 PAL- 1电路中输出悬空对电路性能的影响 ,强调在绝热电路设计中消除悬空输出的重要性 .提出了两种新的结构互补且无悬空输出的绝热电路 .PSPICE模拟证明它们能有效实现能量恢复 ,并使输出信号在整个有效输出期始终处于箝位状态