用DDS和PLL实现的短波快速频率合成器

本文对用DDS驱动PLL的快速高分辨率（用于短波跳频电台）频率合成器进行了分析，对其中的关键技术难题提出了一些解决方法。     

跳频收发系统中的跳频频率合成器设计

跣频频率合成器是跳频收发系统设计的核心,也是技术实现的一个难点.提出一种应用DDS和PLL实现高速跳频的频率合成设计方案,并对其硬件进行了详细设计,最后对其所能达到的性能指标进行估算.结果表明,该方案能够满足系统设计的要求,其创新点在于把DDS和PLL的优点有机地结合起来实现了高速跳频,摒弃了用直接数字频率合成DDS输出频率不能太高或用锁相环PLL合成频率锁定时间较长的缺点.     

DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析

将DDS与PLL技术组合,使之优势互补形成的DDS+PLL技术显示了强大的生命力,成为未来频率合成技术的新潮流。本文对在跳频电台中应用的几种DDS+PLL频率合成方案进行了分析,对其中存在的一些问题提出了相应的解决方法     

以DDS为参考的PLL在现代电台设计中的应用

介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案.采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振.     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

一种用于认知无线电的快速频率合成器设计

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20μs,跳频模式Δf=50 MHz的定时间不超过30μs,近端杂散抑制度优于-50 dBc。     

DDS与PLL频率合成数字系统设计

直接数字合成(DDS)是近年发展起来的一种新型合成技术.有频率分辨率高.转换时间短.相位噪声低等特点.与锁相合成技术IPLL)配合.可以设计出频带宽.分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构.实现了一个高稳定度的锁相频率合成系统.     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

基于DDS的FH/FSK调制器的FPGA实现

跳频技术在短距离通信领域内具有很强的抗干扰能力.根据直接数字频率合成(DDS)稳定度高、频率分辨力高、频率切换快的优点,提出了一种基于DDS的跳频(FH)/频移键控(FSK)调制器实现方案,并用FPGA实现.通过modelsim仿真,表明已达到设计目的.该跳频调制器可在20 MHz范围内实现全频段跳频.如果制成专用集成电路芯片,成本可大大降低.     

Ka 波段应用的捷变频高频率分辨率频率合成器

传统基于锁相环(PLL)实现带宽信号输出的频率合成方案,常常为了获得高输出频率而降低频率分辨率和缩短跳频时间。相较而言,基于直接数字频率合成器(DDS)实现带宽信号输出的频率合成方案,其频率分辨率更高,跳频时间更快。然而,DDS 输出频率低,须经多次混频或倍频操作以提升输出频率,对频率源中的滤波器设计造成极大压力,并且这种压力随着频率源输出频率的升高而不断上升。对此,基于高性能、小型化无源滤波器的设计能力,实现了基于DDS 变频的34-35GHz 捷变频、高频率分辨率频率源。实验结果表明,其工作相位噪声优于-85dBc/Hz@1kHz,杂散和谐波抑制优于45 dBc,频率分辨率达到1.86Hz,跳频时间最快4ns。     

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生嚣方案。分析了频率合成系统相位噪声和杂散抑制的方法，介绍了主要器件AD9854和ADF4106的性能。     

混合式频率合成技术在提高频谱纯度与扩频速度上的应用研究

单纯的DDS技术在与PLL技术在频率合成应用中各有优缺点，采用混合式频率合成技术可以将两者结合，做到取长补短。利用DDS激励PLL混合式频率合成技术实现了一种频率纯度较高、可快速数字扩频的频率合成器，并对设计过程中的问题进行了讨论。得到了优于传统技术的测试结果和频谱图。     

X波段低相噪跳频源的设计与实现

结合直接数字频率合成(DDS)和锁相环(PLL)技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法,同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明,本方案具有相位噪声低、频率控制灵活等优点,满足了实际工程应用。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

跳频通信系统中频率合成器的研究

对跳频通信系统中的关键部件频率合成器进行了分析,比较了当今流行的几种频率合成器方案－SAW、PLL、DDS＋PLL、DDS的优缺点,重点研究了DDS的性能,分析了其工作原理,并选用AD公司的最新产品AD9851,设计了一个跳频频率合成器方案。     

直接数字频率合成技术及其在短波通信中的应用

直接数字频率合成技术是一种新型频率合成技术。由于它具有相位噪声低，换频时间短，频率步进小等优点，可以短波和超短波频段上实现快速跳频，增强通信系统的抗干扰能力。     

用集成2．6GHzPLL实现的快速跳频DDS

直接数字频率合成器(DDS)具有优良的跳频，调谐分辨率和扫频功能，但是其Nyquis输出频率对于许多RF应用来说太低了。虽然PLL具有清除和频率增益功能，但是它们的频率捕获时间太长还缺乏精密的调谐分辨率。     

快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力，是未来战场通信扣主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳通信的关键之一是要求频率转换时间极短的频率合成器，常规的频率合成技术已难以满足要求。     

基于FPGA的新的DDS+PLL时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案。且DDS避免正弦查找表,即避免使用ROM,采用滤波的方法得到正弦波。