RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。     

RapidIO背板信号完整性测试方法

RapidIO背板的信号完整性优劣直接影响了RapidIO总线性能.结合行业规范,分解出Ra-pidIO背板信号完整性的相关指标要求,并推导出一套完整的背板测试方法,结合一个典型的背板系统.对测试方法进行了详细的分析说明.该套测试方法切实可行,可直接应用于类似的RapidIO背板测试.     

高速串行总线的信号完整性验证

随着第三代I／O技术的出现，人们开始步入高速传输的时代。在使用PCI Express、SATA等高速串行总线时，如何保持信号的完整性是一个挑战。本文结合实例，介绍信号完整性验证的基础知识和方法。     

信号完整性与电源完整性的仿真分析与设计

为了使设计人员对信号完整性与电源完整性有个全面的了解,文中对信号完整性与电源完整性的问题进行了仿真分析与设计,也从系统的角度对其进行了探讨.     

高速电路中的信号完整性及仿真

为在高速数字系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响巨大。针对高速PCB设计要求讨论了设计中涉及的延迟、反射、串扰等信号完整性问题,分析了各种破坏信号完整性的原因,并提供了改善信号完整性的对策。通过采用Cadence/SpecctraQuest仿真工具对一ARM9核心板电路板中的高速SDRAM时钟信号线的布局布线后的仿真,给处了由于没有阻抗不匹配造成设计失败的实例,重点分析了高速电路板中存在的阻抗匹配问题,并给出了利用Cadence/SpecctraQuest解决信号完整性问题办法。     

Cadence与Ansoft协同仿真信号完整性问题研究

本文首先介绍了印制板中过孔的一些相关理论以及由它引起的信号完整性问题,接着在Cadence软件中针对过孔布了两段徽带线并在时域进行仿真,最后把电路板模型导入的designer和HFSS中,同时对该电路板的表面电流、场强和散射参数矩阵进行了分析,从中可以看出过孔对信号的影响.     

信号完整性仿真在失效分析中的应用

良好的信号完整性是高速PCB设计成功的关键因素,在PCB布线设计阶段,硬件设计人员通常采用信号完整性仿真对设计进行验证和约束。不仅如此,对于电路板调试或现场应用时出现的失效问题,还可以通过信号完整性仿真来开展失效分析工作。     

使用Protel软件设计的印制板的信号完整性仿真方法

信号完整性（signal integrity）主要是指信号在传输线上传输的质量。当信号不能正常响应或者信号质量不能使系统长期稳定工作时,就出现了信号完整性问题。以往在遇见信号完整性问题是只有通过实践经验和反复试验匹配阻容以使问题解决,现在随着软件仿真技术和测试技术的进步,通过软件仿真在印制板投产前就可以评估和发现信号完整性问题并通过软件计算仿真选择合理的匹配方案,最终达到节约成本和节省时间的目的。     

信号完整性与电源完整性的仿真分析与设计

信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计的性能时，如果指定不同的收发参考端口．就要用不同的指标来描述信号还原程度。通常情况下指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点．     

HyperLynx信号完整性仿真在优化硬件设计中的应用

文章系统介绍了HyperLynx软件在公司单板硬件设计过程中,对时钟、高速串行接口和DDR2等子模块所进行的信号完整性仿真项目。以及根据仿真波形,针对设计中存在的问题所给出的优化方案,并给出优化后的对比仿真结果。     

基于高速串行总线的可重构信号处理机

介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。     

高速串口互联技术在阵列信号处理平台中的应用

为了满足阵列信号处理对高数据吞吐量平台的需求,介绍了一种全双工的串行总线接口技术,阐述了该技术在阵列信号处理平台设计中的应用,解决了高数据吞吐量的难题。     

高速PCB设计中信号完整性的仿真与分析

讨论了高速PCB设计中涉及的定时、反射、串扰、振铃等信号完整性（SI）问题,结合CADENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125 MHz的AD／DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。     

一种高速串行信号线性均衡电路

设计了一种高速串行信号连续时间线性均衡器。采用有源电感负载结构,结合高频与全频通路信号求和技术来实现高速串行信号均衡。电路具有面积小、功耗低、利于集成等优点。采用65 nm CMOS工艺进行设计,1.2 V电源供电,可对经过80 cm长的衰减信道、且传输速率为14 Gbit/s的信号进行补偿,实现6.24 dB@10.96 GHz的补偿。该均衡器将输出端信号眼图水平方向抖动减小至0.25UI,功耗数据率比低至0.399 mW·s/Gbit,设计版图面积为0.09 mm²。     

高速图像串行总线传输

针对图像测量中高速图像数据传输问题,提出采用串行数据传输方式代替并行数据传输方式,并介绍2种可用于图像传输的高速串行总线传输方式,分析他们各自的特点和工程应用中所需注意的问题。通过实验表明,这2种串行总线传输方式都可以很好地满足图像数据高速、可靠、长距离传输的要求。     

一种基于并串结合方式的波控系统设计

针对相控阵雷达波控系统的特点,提出了一种基于并串结合方式的波控系统,实现对相控阵雷达众多T/R组件的波束控制.本文指出了几种常用波控系统设计的优缺点,重点介绍了本波控系统设计的原理、组成和具体实现方法,并介绍了该波控系统设计在各方面带来的改进,包括布相时间短、波束切换快、系统扩展方便,同时能够有效的减少阵面走线、提高波控系统的可靠性和可维修性.     

基于Serial RapidIO的高速实时数据采集处理系统

首先分析了传统共享型总线在高速实时数据采集处理系统中应用的局限性,介绍了新型交换式串行总线的优势。在对比当前流行的四种新型交换式高速串行总线特点的基础上,分析了采用Serial RapidIO技术架构系统的优势,设计了一个基于这一技术的高速实时数据采集处理系统。该系统具有易扩展、易升级的特点,具有较高的实际应用价值。     

基于PADS2004的高速PCB设计

在高速印刷电路板设计过程中,仅依靠个人经验布线,往往存在巨大的局限性,因而高速电路设计的仿真显示出越来越重要的地位。借助仿真软件,通过对高速信号线进行布局布线前仿真和布局布线后仿真,可以发现和解决信号完整性、串扰、EMC等问题。本文主要介绍了使用PADS2004/hyperLynx软件进行印刷电路板的仿真,通过对高速数字电路中的阻抗匹配、传输线长度及EMC问题的仿真,根据仿真结果分析给出了相应解决办法。文章还对高速电路设计中电源层分配、时钟设计进行了讨论。