基于LEON3的SOC平台设计与SPI嵌入

提出了一种基于LEON开源微处理器软核的SOC平台构建方案,并通过对软核的重新配置完成了平台的构建.为扩展平台功能,对其加载嵌入了SPI接口模块;完成了VHDL和Verilog定义的接口之间的互相匹配,通过写wrapper的方法将SPI接口转化为AMBA APB定义的标准类型,成功地实现了两者之间的互连.FPGA验证和GRMON扫描结果表明,此SOC构建方案可行,并且完整实现了其特征要求.     

基于LEON3开源软核的卫星导航接收机设计

为了提高卫星导航接收机的工作性能以及小型化设计,在现场可编程门阵列( FPGA)平台上开发一款基于LEON3开源软核的拥有自主知识产权的卫星导航接收机。通过LEON3开源软核架构和自主设计的分段匹配滤波器( PMF)与快速傅里叶变换( FFT)相结合的捕获模块、基于延迟锁定环的码跟踪环路和基于科斯塔斯环的载波跟踪环路相结合的跟踪模块IP核实现卫星导航接收机的基带系统级芯片( SoC)设计,最后完成接收机系统的软件设计并在DE2-115 FPGA平台上对接收机系统进行验证测试。实验结果表明所设计的接收机性能优良,能够正常捕获并且跟踪到卫星信号,定位结果显示正常,误差在3m左右。拥有完全的硬件软件源代码以及优良的性能使得所设计的接收机对国内导航的发展有着重要意义。     

基于开源SoC平台的语音编解码器设计

以LEON开源SoC平台为基础,构建MELP声码器片上系统,给出实现过程中用到的一系列开源软、硬件开发组件。MELP算法是一种低比特率、高质量的语音编解码算法,面向移动设备和保密电话。选用LEON2做为SoC平台的处理器,MELP算法直接运行于LEON2处理器之上,计算密集型模块采用软硬件协同设计的思想,设计成隶属于总线的IP核。原型系统构建在Statix2-EP2S60开发板之上,采用CYGWIN作为工作站。同时给出传统NiosII处理器与LEON2的性能差异作为对比,这更预示着开源平台将成为未来SoC设计的一种新的选择。     

基于LEON2处理器的SoC设计

SoC已逐渐成为集成电路设计的主流发展趋势,而其中的微处理器部分尤为重要.选用LEON2处理器核,是一款可合成的VHDL模型,是基于SPARC V8结构的32位处理器,具有高度的可配置性,尤其适用于SoC设计,设计者可为其特定应用选择不同的外围设备IP核.本文介绍了LEON2处理器核的基本特征及其外围设备的IP核,主要讨论了基于LEON2处理器的SoC设计.     

LEON微处理器综述

随着集成电路设计水平和IC制造工艺水平的快速发展,在单芯片上集成微电子应用产品所需的所有功能的系统芯片（SoC）得到广泛应用。系统芯片（SoC）开发的核心是微处理器IP核,实际上多数公司和研究机构不具备开发自己的处理器的能力,较为普遍的做法是购买已成产品的微处理器IP核,但是这需要支付为数不少的使用许可费用。还有另一种选择,即使用开放源代码的微处理器IP核。本文介绍了LEON系列微处理器的软核架构、在SoC设计中的优势以及片上总线。     

基于LEON3的SoC平台搭建与流水灯控制验证

随着芯片设计技术的快速发展,基于SoC的开发平台已成为IC设计业界的热点,对SoC应用设计平台需求越来越多,同时对其性能要求也越来越高。因此本文提出了一种基于LEON3的精简的,灵活的,高性能的硬件平台的搭建方案,通过介绍基于32位的开源LEON3处理器,并将其与其他开源处理器比较,讨论了LEON3在开源,配置灵活以及强大的功能等方面的优势,最后通过在LEON3平台运行流水灯程序,验证了平台的可行性,达到预期效果。     

基于MicroBlaze的激光告警最小处理系统设计

为满足激光告警系统高角度分辨率与小型化设计兼容的需求,基于嵌入式系统开发流程,研究了MicroBlaze软核处理器的体系结构,设计并实现一个基于MicroBlaze软核的激光告警最小处理系统。该设计通过MicroBlaze软核搭建微处理器平台,与设备功能所需的外设IP核联合完成可编程系统芯片(SOPC)的设计,单片集成处理的设计使得信号流转发生在单个芯片内部,大大提高了数据运算速度与数据交互的实时性。实验结果表明,该系统很好实现了对激光信号的采集、处理,与外部设备串口通信结果符合预期。     

FPGA中的处理器IP概述

在工程设计中,如何选择微处理器核越来越重要,本文对FPGA设计中所用的处理器IP核进行了探讨。LatticeMico32软核具有技术上的优势,不仅拥有IP核,还有构建平台的工具。     

基于可重构SOC平台的嵌入式MPEG2解码器设计

利用FPGA的可重构特点,建立一个可重构的SOC设计平台.该平台第一层为可重构的FPGA,第二层为利用FPGA资源搭建的LEON2 SOC系统,由RISC处理器软核、AMBA总线以及IP模块结构组成,第三层是应用层,在SOC系统的基础上实现各种应用.为了实现这个目标,SOC系统中的IP模块应该具有两个特点:即插即用和参数化.基于该平台,成功实现了嵌入式MPEG2视频解码器的不同应用.证明了可重构的设计平台能够满足不同的应用需求.     

基于LEON微处理器的SoC原型平台设计

本文简要介绍了LEON2微处理器,并在Altera的FPGA开发板上建立基于LEON2的SoC原型平台.     

基于Xilinx MicroBlaze的嵌入式GPS接收机研究

软核处理器（MicroBlaze）和外设知识产权（IP）核以及用户定制的IP核一起,可以完成片上系统（SoC）设计,适合复杂嵌入式系统的开发,同时为系统将来的专业集成电路（ASIC）设计提供基础。围绕赛灵思（Xilinx）公司的MicroBlaze微处理器,对其体系结构、设计流程和赛灵思微处理器调试（XMD）方法进行了详细讨论。结合GPS接收机设计实例给出了嵌入式系统开发的仿真和集成开发环境（ISE）下调用软核的设计方法,并讨论了影响系统实时性的链接脚本文件设置中的关键问题。     

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路.为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证.为提高测试效率,设计了基于上述平台的自动注错方法.经过验证,该方法能够达到预期的帧地址覆盖率.实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用.     

40Gb/s交换IP软核验证和测试

研究40Gb／s交换IP软核的验证和测试方法。通过建立SDH芯片验证平台和SDH芯片测试平台,实现IP软核的功能仿真、时序仿真和芯片性能测试。使得IP软核质量优良、性能稳定，适应性强，达到了交换IP软核的设计要求。形成了具有自主知识产权的40Gb／s交换IP软核。     

基于PicoRV32开源处理器的SOC平台搭建

由于现有的处理器架构及IP核存在授权费用高、兼容性差等问题,近两年出现的新型RISC-V架构有着开源、免费等优势,文中基于RISC-V指令集的PicoRV32开源处理器,搭建一个精简SOC硬件平台。通过运行呼吸灯测试程序,验证了该平台的正确性。在Xilinx XCVU440的FPGA开发板下资源显示最高频率为381.2 MHz,LUTs为1 137。可见PicoRV32开源微处理器具有逻辑门数少、跑频高的优点,可被用作FPGA设计和ASIC设计的辅助处理器,具有较高的研究价值和应用前景,并且所设计的平台可适用于其他处理器的SOC搭建及FPGA综合验证。     

基于Microblaze系统的AD数据采样与实现

MicroBlaze软内核是一种针对Xilinx FPGA器件而优化的功能强大的32位微处理器,适用于所有现产的FPGA器件. MicroBlaze软内核和其它外设IP核一起,可以完成可编程系统芯片的设计,适合复杂嵌入式系统的开发.     

基于8086 CPU的单芯片计算机系统的设计

本文依据集成电路设计方法学,探讨了一种基于标准Intel 8086微处理器的单芯片计算机平台的架构。研究了其与SDRAM,8255并行接口等外围IP的集成,并在对AMBA协议和8086 CPU分析的基础上,采用遵从AMBA传输协议的系统总线代替传统的8086 CPU三总线结构,搭建了基于8086 IP软核的单芯片计算机系统,并实现了FPGA功能演示。     

基于Niosll步进电机控制器IP核的设计与实现

根据Nios Ⅱ处理器的Avalon总线规范,设计了一款面向步进电机的控制器IP核。该定制IP核采用软、硬件协同设计的方法,功能符合Avalon总线的读写传输时序,具有完备的步进电机驱动能力。仿真结果表明,该IP核具有很好的可重用性,利于开源共享提高开发效率     

LEON2应用于数字机顶盒CPU的FPGA仿真

采用免费软核LEON2作为数字机顶盒的CPU可以降低产品成本.为了使LEON2软核能更快更好地应用于数字机顶盒,选择先在FPGA开发板上建立基于LEON2处理器的一个原型,通过这个原型对硬件性能进行仿真,并且还可以在线修改程序,这样就很容易验证系统的性能,加速软件开发调试流程.经过在FPGA开发板上的仿真,对基于LEON2的系统测试取得了预期的效果.     

基于SOPC的开关磁阻电机控制

本文提出了基于FPGA嵌入式系统控制开关磁阻电机(SRM)的控制方法,以微处理器软核MicroBlaze作为主控制器,以Xilinx公司提供的通用IP核设计出系统外围设备,用Verilog HDL硬件语言设计出专用的逻辑控制模块,经过CoreConnect片上总线通信链,实现了在一块FPGA芯片上完成了SRM的控制算法策略和外围接口逻辑电路,大大增加的系统的可靠性和性价比。最后以Xilinx公司SPARTAN3E系列的FPGA进行了设计,验证了设计的正确性和可行性。     

基于Microblaze多核系统的设计及在FPGA上的实现

文中设计的多核系统是基于Microblaze软核,通过平台FFGA设计技术实现的.核问互联采用OPB总线,每个核都有IP模块来记录编号,实现的硬件锁完成了多核的启动和多核的同步.最后将操作系统Mutek移植到该系统上,完成线程调度和任务分配.实验证明,该系统能很好地支持多核多线程,有效提高了并行处理能力.