首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 0 毫秒
1.
基于FPGA&NiosⅡ的任意信号发生器的设计   总被引:1,自引:0,他引:1  
文章介绍了一种基于FPGA的Nios Ⅱ硬件的任意信号发生器的设计.把Altera公司的软核CPU-Nios Ⅱ嵌入到FPGA中,将很大一部分的原来的硬件设计工作变成对FPGA内部IP核的组合开发,简化了原有的电路板级的开发工作,增加了系统的可靠性.文章详细阐述了利用Ahera公司的软核CPU-Nios Ⅱ和采用该CPU的Altera的片上可编程系统SOPC对可调波形发生器的硬件设计和软件设计.  相似文献   

2.
基于测频原理及FPGA的设计思想,给出了一种新型数字测频系统的设计方案,系统采用VHDL语言,运用自顶向下的设计思想,采取将系统按功能逐层分割的层次化设计方法。在具体实现上,以FPGA为中央处理器对被测频率信号进行周期采样,通过调用QuartusⅡ的宏功能模块进行占空比计算,将所得占空比数值传输给128×64的液晶显示器,实现显示被测信号占空比数值和波形的设计优化目的。硬件测试仿真结果验证了数字测频系统的有效性和可行性。  相似文献   

3.
采用Cypress公司FX2系列的CY7C68013芯片作为桥梁来连接NiosⅡ和计算机,使两者可以通过USB2.0进行快速稳定地数据通讯,节省了片上资源,使NiosⅡ从繁重的数据传输中解脱出来.这种设计可用于基于NiosⅡ的数据采集或图像处理,能够很好地解决低速率的瓶颈.  相似文献   

4.
该数字频率计的设计仅利用硬件描述语言来完成对系统功能的描述,在EDA工具的帮助下就可以得到最后的设计结果。所以尽管目标系统是硬件,但整个设计和修改过程如同完成软件设计一样方便和高效。  相似文献   

5.
根据等精度频率测量的方法,通过理论推导和分析计算,得到影响频率误差和精度的原因。并结合FPGA技术,利用Verilog硬件描述语言设计实现了一种数字等精度频率计,其具有频率测量和占空比测量的功能。通过ModelSim软件仿真和硬件实测,证明该系统能够完成等精度测频和测占空比的功能。  相似文献   

6.
为了解决当前频率计功能单一化、频率测量精度过低、测量反应速度过慢、操作过于繁琐等问题,基于Cortex-M0内核,结合外部中断计数法与定时器计数法,设计了高精度便携式多功能频率计。该频率计的系统电路主要由显示电路、信号处理电路、方波放大电路、LED数码管显示电路、时钟电路等组成,其软件部分采用模块化和层次化设计方法,关于控制方波的产生与模拟信号的分析与处理,运用了高性能低功耗的STM32F103C6T6单片机,操作界面设计更加简便。实验结果表明:频率计可测量幅值在33~5.5 V,频率在1 Hz~1 MHz的方波、正弦波等信号,测量误差达到0.1 Hz;系统可产生幅值在3.3~8.5 V,频率在1 Hz~1 MHz的方波,且方波占空比可以通过按键进行调节。  相似文献   

7.
基于FPGA的智能仪表的设计与实现   总被引:1,自引:0,他引:1  
介绍了用FPGA实现单芯片智能仪表的设计方案及其软硬件实现。采用Actel公司Fusion系列的AFS600,使用模糊自整定PID控制策略,运用Verilog HDL语言编程实现数据的采集及处理,同时实现LCD状态显示,并利用串口通信实现上位机监控。以温度为测试对象表明,在智能仪表控制下,被控参数温度能够得到有效控制,同时监控设备能够实时反映变化过程。  相似文献   

8.
根据工业对颜色测量的需求,设计一种基于NiosⅡ技术并具有无线传输功能的色差仪.色差仪控制系统采用内部嵌入NiosⅡ软核处理器的FPGA,在软核外围添加A/D控制模块、矩阵键盘控制模块、液晶显示屏控制模块和射频传输控制模块,用以对颜色信号进行采集、处理、存储、显示和无线传输.论文详细阐述NiosⅡ软核的定制,A/D控制模块和射频无线传输模块的程序设计思路和仿真波形.  相似文献   

9.
通过对汽车防盗的研究,提出了高效汽车防盗系统的方案.定制了以Nios Ⅱ为核心的处理器,设计了MPEG-4视频压缩编码IP,采用GPRS网络传输视频信息,实现了具有远程视频监控、自动报警、远程交互控制为一体的汽车防盗系统.经测试表明:系统达到设计的预期要求,可广泛应用于汽车防盗中.  相似文献   

10.
提出了一种基于FPGA技术的误码测试仪的设计方案,并介绍了该方案的总体设计过程、硬件电路实现和上位机控制程序设计.经过实际调试证明,该方案是行之有效的.  相似文献   

11.
设计了一种用于近地空间通信的CCSDS标准下编码速率为7/8的(8176,7154)低密度奇偶校验(Low density parity check,LDPC)编码器。基于LDPC编码理论,完成了基于现场可编辑逻辑门阵列(Field-programmable gate array,FPGA)的编码算法设计。利用LDPC生成矩阵的特点,引入循环移位寄存器作为编码电路核心,采用移位寄存器加累加器(Shift-register-adder-accumulator,SRAA)结构实现了矩阵乘法的快速运算,从而构建了以部分并行编码电路为核心的编码模块。此外,还设计了串口输入输出模块、随机存储模块和控制模块,共同组成了编码器系统。最后,利用FPGA完成硬件设计,并进行了仿真和实验验证。结果表明,所设计的LDPC编码器测试结果与理论结果具有一致性。因而该编码系统具有实用性,且设计方法简单、高效。  相似文献   

12.
何坚  陈志华 《机电信息》2010,(30):124-125
介绍了基于Verilog HDL设计的UART模块,使用Verilog HDL语言将UART器件的核心功能描述成一个异步串行数字收发模块,并且在Modelsim上实现了其功能仿真。  相似文献   

13.
基于FPGA的FIR滤波器设计与实现   总被引:2,自引:0,他引:2  
文章研究基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,用DSP Builder设计了一个4阶FIR滤波器,并用QuartusⅡ进行硬件仿真,仿真结果表明设计FIR滤波器的正确性。同时使用IP Core开发基于FPGA的FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计。  相似文献   

14.
为了提高芯片IIC接口的测试效率与精度,提出了一种基于FPGA平台的IIC接口测试系统,该系统率先通过设计码型发送器与码型接收器,构造了一个强大的IIC接口测试工具。通过FPGA对IIC总线发送码型数据和采集码型数据,最后调用MFC软件进行分析得到测试结果。整个测试流程运用TCl脚本控制实现全自动化。该系统测试精度高达5ns,测试结果准确可靠。不仅能够实现IIC波形的重现,而且能在示波器精度不高时得到精确的测量。  相似文献   

15.
设计了一种基于FPGA和自动增益控制技术(AGC)的新型高精度频率测量系统。AGC电路会根据输入信号的幅度值自动调整电路增益,使输出信号稳定在特定值附近。通过等精度测量方法,实现双路正弦波或方波的频率、相位差、占空比等要素的同步测量,其中100 MHz内的正弦波测频相对误差可控制在10~(-4)内。利用NIOSⅡ软核驱动键盘、液晶屏等外围模块,并添加蓝牙接口,具有较强的实用性。  相似文献   

16.
文章以MPU+CPLD构架数字频率计的硬件系统,通过对频率测量方法的分析,引出频率计量程扩展基本思路,介绍了用VHDL语言来实现高低频量程自适应测量的方法。设计同时简化了电路的硬件结构,提高了电路的稳定性。  相似文献   

17.
本文介绍了基于FPGA芯片SPARTAN Ⅱ XC2S50的光纤调制解调器的功能、设计思想和实现.使用FPGA作为光纤调制解调器的控制单元,处理速度快,传输容量大,使用单片机89LPC932作为系统管理单元,克服了原有系统网管功能薄弱的环节.具有很强的实用性和灵活性.光纤调制解调器能够为配网系统提供稳定的通讯链路,可以减少系统故障的时间,提高配网系统的稳定性.  相似文献   

18.
针对运动控制系统多轴联动的协同问题,分析轮廓误差产生机理和交叉耦合控制算法.利用现场可编程门阵列(Field-Programmable Gate Array,FPGA)内部丰富的查找表资源,结合模糊自整定PID控制算法的特点,通过MATLAB软件的Fuzzy工具箱完成模糊逻辑策略的建立,利用离线计算、在线查表的方法设计...  相似文献   

19.
基于FPGA的多功能数字钟的设计与实现   总被引:1,自引:0,他引:1  
简要介绍FPGA器件及其相应设计软件MAX—PLUSⅡ,并以在北京理工达盛科技公司EDA—IV型EDA实验系统中实现数字钟为例介绍其设计过程及方法。  相似文献   

20.
系统以FPGA为核心,通过对正弦信号进行滤波、放大整形后得到标准的方波,由FPGA对其频率、周期及相位差进行测量.频率、周期测量采用等精度测量法,其具有精度高的特点;.相位差测量采用鉴相器分辨出相位差后测量其高电平所占比例测量.摒弃传统的FPGA+单片机方案,利用SOPC Builder在FPGA上构建Nios Ⅱ处理器对测量的数据进行数据处理及显示,实现了频率、周期、相位差测量的片上系统(SOPC),提高了系统的稳定性、降低了布线难度.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号