共查询到20条相似文献,搜索用时 31 毫秒
1.
随着新的高速芯片的应用,信号的工作频率越来越高,怎样在高速PCB中保证信号完整性设计已经成为工程设计人员必须考虑的问题.本文介绍了信号完整性基本理论,对多路串行RapidIO应用进行了信号完整性分析,重点讨论了如何在高速PCB设计中布局、布线,保证多路串行RapidIO在传输过程中的阻抗匹配及抗干扰性. 相似文献
2.
高速电路板的电磁兼容性分析 总被引:1,自引:1,他引:0
文章介绍了基于信号完整性(SI)、电源完整性(PI)与电磁兼容性(EMI)的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。 相似文献
3.
信号完整性是高速PCB的核心参数之一,材料是影响高速PCB信号完整性的主要因素。从信号完整性的检测原理出发,对矢量网络分析仪在高速PCB材料评估中的应用进行了介绍。 相似文献
4.
5.
6.
为了解决高速系统PCB设计中的信号完整性问题,从信号线的传输线效应、电路间的串扰效应、同步开关噪声、电磁辐射干扰、电源完整性五个方面分析了信号完整性问题产生的原因,提出了工程应用中的相应解决措施,给出了基于Cadence软件高效的高速系统PCB的设计方案。 相似文献
7.
8.
9.
10.
高速PCB板的信号完整性设计 总被引:1,自引:0,他引:1
随着集成电路开关速度的提高以及PCB板密度的增加,信号完整性问题已成为高速PCB设计必须关注的问题之一。如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。此文在充分考虑SI的基础上,利用Cadence的Allegro完成了基于DSP和FPGA的某信号处理机的硬件设计,并使用Mentor公司的Hyperlynx进行仿真分析优化PCB设计,避免了信号完整性的潜在影响。 相似文献
11.
12.
差分线对的PCB设计要点 总被引:2,自引:0,他引:2
信号完整性是高速数字系统中要解决的一个首要问题之一,如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面,差分线对具有很多优势,比如更高的比特率,更低的功耗,更好的噪声性能和更稳定的可靠性等。目前,差分线对在高速数字电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分线对设计。介绍了差分线对在PCB设计中的一些要点,并给出具体设计方案。 相似文献
13.
14.
15.
技术进步带来设计的挑战,在高速、高密度PCB设计中,串扰问题日益突出。本文就串扰原理和对信号完整性影响进行分析,并在此基础上提出了高速PCB设计中串扰最小化的方法。 相似文献
16.
高速PCB串扰分析及其最小化 总被引:6,自引:0,他引:6
技术进步带来设计的挑战,在高速、高密度PCB设计中,串扰问题日益突出。本文就串扰原理和对信号完整性影响进行分析,并在此基础上提出了高速PCB设计中串扰最小化的方法。 相似文献
17.
论述了同步动态SDRAM与高速DSP处理芯片TMS320C6701接口的高速PCB板的设计过程。介绍高速PCB设计的思路和应用Cadence PSD高速PCB设计软件进行板上信号完整性分析的方法,通过对器件的IBIS模型进行仿真,依靠仿真结果指导设计和制作,并经过实际试验,其测试结果与仿真结果基本吻合。系统实现了最佳性能,提高了工作效率,缩短了研发周期。 相似文献
18.
高速PCB设计中信号完整性的仿真与分析 总被引:1,自引:0,他引:1
讨论了高速PCB设计中涉及的定时、反射、串扰、振铃等信号完整性(SI)问题,结合CADENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125 MHz的AD/DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。 相似文献
19.
20.
高速电路中的信号完整性分析 总被引:1,自引:0,他引:1
随着嵌入式系统速度的提高,信号完整性(Signal Integrity,SI)问题受到越来越多的关注。由于信号质量不理想而造成系统崩溃的现象经常出现。结合系统设计中的实例,对高速信号传输的信号完整性问题作了较为详细的论述。在电路设计初期,通过PROTEL软件对和信号完整性进行分析,仿真结果指导PCB板的设计,可以有效地提高信号的完整性,极大地缩短设计周期,降低设计成本。 相似文献