共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
本文简要介绍了1 ̄700MHz误码测试仪中伪随机及可编程字图形的一种同步方式,提出可用数据分解的方法来降低信号速率,从而可以在低速情况下实现高速数据的同步。最后给出了实验结果。 相似文献
3.
4.
5.
本文叙述了可在连续、突发两种状态下工作的误码仪新方案,从理论上分析了在收端本地码的产生及误码检测原理,此方案具有跟踪速度快、电路构成简单等优点。 相似文献
6.
在SDH系统中,利用BIP码进行误码测试是行之有效的方法,但也有其不完全性,本文对BIP码的检测方法进行了介绍,并利用概率分析方法进行了准确性分析。 相似文献
7.
误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带。基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点。 相似文献
8.
9.
本文给出频率选择性衰落对QPSK传输系统性能影响的分析模型。并利用该分析模型对几种典型情况进行了计算机模拟分析。分析结果与实验测试结果达到了满意的一致。 相似文献
10.
基于FPGA的误码测试仪 总被引:3,自引:0,他引:3
本文提出了一种基于FPGA的误码测试方案,并在FPGA上实现了其功能.该方案不仅纳入了"同步保护"的思想,同时对误码率量级的判断也提出了一种简化而又可行的方法. 相似文献
11.
12.
针对扩频通信系统中的PN码同步问题,在分析扩频码跟踪方法的基础上,讨论了同步失锁问题,给出非相干延迟锁定环的计算公式和降低同步失锁误判的方法,并对其进行Matlab仿真及FPGA硬件调试.结果表明:该同步系统能够很好地跟踪接收端PN码的相位变化,失锁电路能够有效工作,并准确判断出同步失锁状况. 相似文献
13.
本文讨论了分组陪集码在最大似然译码与最近陪集译码下的误码特性,这一分析是分别在归一化重量分布和真实距离下做出的,并对其差异进行了比较。本文同时讨论了采用最小距离和最小距离系数进行误码率估计的方法,并指出这些参数可由子码的相应汉明参数得到。 相似文献
14.
介绍一种适合于接口速率分别为512kb/s(B口),16kb/s(G口),1.2kb/s(S口).相应码型分别为AMI码、CDP码及RS—422两线平衡输出、差分接收数字通信网系统使用的误码测试仪的设计、功能及特点。可供从事这方面工作的工程技术人员参考。 相似文献
15.
16.
本文阐述了PCM遥测系统帧同步码的基本要求及其最佳准则,推导了帧同步码的误同步概率和漏同步概率的计算公式,介绍了用“穷举法”搜 索最佳帧同步码的计算机程序框图,并给出了计算机搜索的容错数E=1,码元错误概率P0=0.1,码长n=7-25的最佳帧同步码的结果。结果表明:当码长n=7,8,9,11,16时,最佳码比有关遥测方面的文献所推荐的帧同步码要好。 相似文献
17.
所谓误码就是指在数字传输系统中,接收端将收到数字码流经判决再生后.码流中的某些比特发生了差错.使传输信息的质量受到了损伤。 相似文献
18.
19.
首先介绍了光缆传输系统关于误码性能的一些基本概念,然后讨论了光缆传输系统误码性能的主要参数,并着重描述了关于块误码的基本概念及误码性能的规范标准,最后进一步明确指出的新规范标准中,对于高速光缆通道误码性能提出了更高要求,在网络系统的设计,管理中必须给予充分注意。 相似文献
20.
SDH系统的STM-N线路的误码监视定义为24N比特的BIP(Bit InterLeaved Parity)。实现BIP算法的硬件规模随着传送速率的提高而成比例的增多。例如,适用于STM-16(2.48832Gbit/s)的BIP码其长度为384比特,很明显线路误码监视的硬件占SDH处理硬件的很大比例。为解决此问题,本论文提出一种新的误码监视方法,该方法在发送端适用于ITU-T建议的误码监视码;但 相似文献