硬件描述语言ABEL—HDL及其逻辑设计

介绍了硬件描述语言ＡＢＥＬ－ＨＤＬ的特点、构成及描述,设计思想及其在实际中的应用。     

用ABEL软件开发PLD器件

ＡＢＥＬ软件是一个很好的ＰＬＤ开发软件，用它可以方便地描述各种硬件逻辑，实现ＰＬＤ器件的设计。本文作者在工作实践当中，多次使用ＡＢＥＬ软件设计了一些ＰＬＤ器件，总结了一些经验，供大家参考。     

Lattice高密度可编程逻辑器件（HDPLD）

Lattice公司研制的pLSI(programmable Large Scale In-tegration)系列芯片和ispLSI(in-system programmablel LargeScale Intergation)系列芯片是一种新颖的可编程逻辑器件.它们既有可编程逻辑器件(PLD)的性能和特点,又有现场可编程逻辑阵列(FPGA)的高密度和灵活性.其最高运行速度可达135MHz,集成密度达14,000PLD门,可谓是世界上速度最高、集成密度最高的可编程逻辑器件.     

基于PLD的CCD Sensor驱动逻辑设计

在分析面阵CCD图像传感器驱动时序的基础上,提出一种基于PLD（可编程逻辑器件）的新型面阵CCD驱动逻辑的设计方法,旨在改善实时图像采集系统的设计流程,提高系统的性价比和采集图像的质量。克服通常单片机驱动方式的频率低、速度慢的弱点,充分发挥PLD器件的高度灵活性、天然的并行性和快速成型等特点。针对Sony公司的面阵CCD芯片ICX285AL,利用Altera公司的CPLD芯片EPM3256AQC208和大型仿真设计工具QuartusⅡ8.0 s完成驱动逻辑设计、仿真,并且已经将该方法成功应用于工业摄像头的设计和研制过程中,获得良好的效果。     

cfdl语言的设计及其实现

本文介绍一种主要用于描述有限状态机（ＦＳＭ）动作行为及功能设计的硬件描述ｃｆｄｌ是基于对ＦＳＭ行为特性的研究分析，从动作的循环连续有序特点入手，研制开发的一个能抽旬描述ＦＳＭ动作行为和功能的类Ｃ硬件设计描述语言，并且已经编译实现在ＨＰ９０００／３７５工作站上。该语言简单易学，可清晰方便地给出一个可读性好的控制结构设计的描述文本，无二义性，为逻辑设计全面自动化的实现提供了保证。     

低功耗以边沿触发器的逻辑设计

本文从消除时钟信号冗余跳为而致的无效功耗的要求出发,提出双边沿触发器的设计思想与基于与非门的逻辑设计。用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能,能够正常地应用于时序电路的设计,并且由于时钟工作频率减半而导致系统功耗的明显降低。     

低功耗双边沿触发器的逻辑设计

本文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能,能够正常地应用于时序电路的设计,并且由于时钟工作频率减半而导致系统功耗的明显降低．     

逐帧信号处理系统逻辑设计的周期分析方法

针对常见的基于帧的信号处理系统中的同步控制系统设计提出了一种规范、简单、高效、可靠的通用分析 方法,并且结合一个具有代表性的例子作了较为详尽的分析。     

《数字电路逻辑设计》课程的教学实践研究

提出了《数字电路逻辑设计》课程教学改革的基本思路及具体的教学实践。并对课堂教学、多媒体课件的制作、大学生工程实践能力的培养以及在教学过程中注重素质教育问题等谈了自己的体会。实践证明,这种教学方式可以激发学生兴趣,促进学习,取得了较好的效果。     

纳米存储器的多值逻辑设计研究

为探索解决纳米技术发展的极限问题,讨论纳米技术发展的极限和二值逻辑设计的存储器结构,为应对纳米器件在到硅技术7 nm极限的突破,提出基于二端单电子晶体管的库仑台阶效应的多值逻辑设计的纳米存储器模型,分析9值逻辑逻辑设计的单位纳米存储器的逻辑信号与输出电压之间的关系,发现这样构建的存储矩阵大小几乎成几何级减小,提高了信息密度.     

数据库的逻辑设计优化

随着数据库大小的增长、数据库性能和本地查询性能的提高，合理的响应次数变得更加重要了。本文从实际案例出发，分析了不同的数据库逻辑设计对系统性能的影响，深入探讨了Oracle中分区表在实际数据库设计中的应用，分区表的实现对数据库性能的影响，Oracle数据库中索引的分类、特性及索引的使用对Oracle数据库性能造成的影响，并结合实际应用总结了Oracle数据库中该如何合理地利用索引，以提高访问数据的效率；便于数据库设计人员正确地利用这些特性优化数据库的逻辑设计，提高数据库性能。     

单节拍浮点运算神经元的组合逻辑设计

介绍了通用神经计算机CASSANDRA-Ⅱ中单节拍浮点运算神经元的硬件设计方法.基于通用超曲面神经元模型,以组合电路与EPROM查表分别实现浮点数加法、乘法及p次幂运算,从而实现了单节拍内完成浮点运算|W(X-Y)|p的神经元组合逻辑设计.该设计使通用神经计算机硬件具有更强的适应能力和更好的网络性能.     

单节拍浮点运算神经元的组合逻辑设计

介绍了通用神经计算机CASSANDRA-中单节拍浮点运算神经元的硬件设计方法.基于通用超曲面神经元模型,以组合电路与EPROM查表分别实现浮点数加法、乘法及p次幂运算,从而实现了单节拍内完成浮点运算|W(X-Y)|p的神经元组合逻辑设计.该设计使通用神经计算机硬件具有更强的适应能力和更好的网络性能     

《数字电路与逻辑设计》课程教学内容及方法的改革与研究

文章针对数字电路与逻辑设计课程进行教学改革,从了解学生心理与学习状态入手,充分利用现有网络资料和科研成果,借鉴国内外高校相关学科领域、相关专业课程先进的教学模式,引入课程设计环节,着重培养学生综合运用所学理论知识分析和设计具体数字电路的能力;同时充分结合自身及相关领域的科研动态,将最新科研成果与课堂教学紧密结合起来,对该课程的教学模式和教学手段进行有益而较为深入的探索。     

ISP技术在高速数据采集模块中的应用

提出了一种基于ISP技术实现高速数据采集的方法，给出了使用VHDL语言和原理图完成数据采集模块中地址发生器和比较电路的部分逻辑设计，只要将所设计的程序下载到可编程器件ispLS12032中即可实现预期功能。同时，ispLS12032器件的高密度和可编程性也提高了硬件电路的集成性、可靠性及保密性。     

用VHDL语言开发可编程逻辑器件

介绍了可编程逻辑器件的发展概况、结构特点,列举简单的VHDL应用程序,对高性能数字系统设计的发展方向进行了简明的阐述。     

三值T门组合网络化简的一种方法—真值表分割法

本文给出三值Ｔ门组合网络化简的一种方法－真值傅分割法。该方法可以使三值Ｔ门组合网络化简到最小化或者接近最小化，而且操作时间较短，易于编程，上机操作。     

一个用VHDL语言设计的编码电路

本文通过一个编码电路的设计实例,介绍了用ＶＨＤＬ语言设计数字电路的基本方法和过程,以及应用ＶＨＤＬ语言和ＥＰＬＤ器件为数字电路设计所带来的好处。     

用模块化设计技术改善行为设计的适配结果

本文介绍了模块化设计的方法在可编程逻辑器件进行逻辑设计中的应用，以改善行为逻辑设计适配到可编程逻辑器件结构的效率和资源利用率。文章中的方法以现场可编程门阵列为例，其方法同样适用于复杂何编程逻辑器件。