1.8～2.8GHz低噪音放大器的仿真设计

利用pHEMT工艺设计了一个1.8～2.8GHz波段单片低噪声放大器电路.本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATT-58143晶体管,电路采用二级级联放大的结构形式,用微带电路实现输入输出和级间匹配,通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比和稳定系数等特性进行了研究.设计出一个增益大于20dB,噪声系数小于1.5dB,输入输出电压驻波比小于1.9,达到设计要求.     

2-4GHz波段低噪声放大器的仿真设计

利用pHEMT工艺设计了一个2-4GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体管,电路采用二级级联放大的结构形式,利用微带电路实现输入输出和级间匹配．通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计。最终使得该LNA在2-4GHz波段内增益大于20dB,噪声小于1-2dB,输出电压驻波比小于2,达到了设计指标的要求。     

Ka波段低噪声放大器的设计

利用pHEMT工艺设计了一个Ka波段微波单片低噪声放大器电路。电路采用四级放大的结构形式。利用微带电路实现射频输入、输出和级间匹配。采用多目标优化方法对电路增益、噪声系数、驻波比、稳定系数和输出1dB压缩点等特性进行了研究。设计出一个增益大于20dB,噪声系数小于1．0dB,1dB压缩点的输出功率在10dBm以上,性能优异的LNA。     

基于ADS的C波段的低噪声放大器仿真设计研究

低噪声放大器是接收机中最重要的模块之一,文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管,设计了一种应用于5.5～6.5 GHz频段的低噪声放大器。为了获得较高的增益,该电路采用三级级联放大结构形式,并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终得到LNA在该频段内增益大于32.8 dB,噪声小于1.5 dB,输入输出驻波比小于2,达到设计指标。     

宽频带低噪声放大器设计

采用Lange耦合器的宽频带特性设计L／S波段平衡式低噪声放大器电路,并通过仿真设计软件对放大器的工作频带、噪声系数、增益及输入、输出驻波比等几个重要指标进行优化。最后设计的放大器在1．2～2．5GHz频率范围内增益为33～35dB,噪声系数不大于1dB,输入输出驻波比小于1．5,达到了预定的技术指标要求,性能良好。     

X波段低噪声放大器的设计

为了实现X波段的低噪声放大器,介绍了按最小噪声系数设计,采用两级级联,利用Eudyna公司的HEMT晶体管设计制作的低噪声放大器。通过专用微波电路设计软件(AWR),对该电路的稳定系数、功率增益、噪声系数、驻波比、匹配网络等进行了仿真分析。根据分析结果制作的X波段LNA取得了如下指标:在9.5～10.5 GHz频带内,功率增益大于22 dB,噪声系数小于1.5 dB,输入输出驻波小于1.7。     

基于GSM的宽带LNA电路设计

通过选用噪声系数小、性能优良、价格便宜的AT41486晶体管,使用安捷伦公司的ADS软件,设计了一个适于基站GSM的多制式宽带低噪声放大器(LNA)。该放大器工作频率范围为1700MHz～2000MHz,噪声系数不大于1.8dB,增益不小于13dB,频带内增益平坦度不大于0.5dB,输入电压驻波比小于2.0,输出电压驻波比小于3.3。电路具有噪声系数小,增益大,频带内增益平坦度小,性能优良等特点。     

6 ~ 18GHz 小型化低噪声放大器的设计

选用FUJITSU公司的GaAs HEMT管芯FHX13X,采用负反馈技术设计制作了一个小型化宽频带超低噪声放大器。利用ADS软件进行设计、优化和仿真,采用电阻负反馈改善电路频响特性,实现较好的输入输出匹配特性,同时引入电抗元件补偿管芯高频增益的下降,实现较好的动态特性。采用三级放大的电路结构形式实现了工作频率在6GHz～18GHz内,增益大于30dB,噪声系数小于1.5dB,1dB压缩点输出功率大于10dBm,带内平坦度为±2.0dB,输入输出驻波比<2。放大器的外形尺寸仅为10.9mm×9.8mm×2.7mm。     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。     

基于ADS仿真的宽带低噪声放大器设计

设计了一个S频段宽带低噪声放大器.该放大器采用两级E-PHEMT晶体管(ATF541M4)级联结构,单电源供电模式.应用微波仿真软件ADS对匹配电路进行了优化设计,最后通过S参数及谐波平衡仿真得到放大器的各项性能参数,在2.7～3.1 GHz频率范围内噪声系数小于0.6 dB,带内增益大于30 dB,带内平坦度小于±1 dB,输入输出驻波比小于1.6 dB,1 dB增益压缩点输入功率不小于-15 dBm.仿真结果表明,该设计完全满足性能指标要求.     

100-400MHz超宽带低噪声放大器ADS仿真设计

设计了一个100-400MHz超宽带低噪声放大器。该放大器采用两级E-PHEMT晶体管(ATF54143)级联结构,每级都用独立电源供电。应用射频电路仿真软件ADS对匹配电路进行优化设计,最后通过原理图-版图联合仿真得到放大器的各项性能参数。在100-400MHz频带内,噪声系数(NF)小于0.3dB,带内增益大于32dB,带内增益平坦度±0.5dB以内,输入输出驻波比小于1.8。仿真结果表明,该设计完全满足性能指标要求。     

一种用于DVB-C射频调谐器宽带低噪声放大器的设计

设计了一种用于DVB-C射频调谐器的宽带低噪声放大器.低噪声放大器采用了负反馈拓扑结构,用于改善增益平坦度,使用Agilent公司的ADS软件对电路进行了优化设计,测试结果表明,在50～860 MHz有线数字电视全波段内获得了10.7 dB的增益,增益平坦度小于1.2 dB,噪声系数小于3.5 dB,输入电压驻波比小于2,输出电压驻波比小于2.5.     

S波段低噪声放大器设计

首先分析了低噪声放大电路的稳定性,功率增益及噪声系数的影响因素及改进方法;然后设计了一个中心频率为2.45 GHz,工作带宽为100MHz的S波段低噪声放大器.仿真结果表明,该放大器的噪声系数小于1 dB,功率增益大于28 dB,增益平坦度小于1 dB,输入/输出驻波比小于2:1.通过传统的电路板制作工艺实际制作了放大器电路,测试结果和仿真结果较一致.     

无线接收机中低噪声放大器的设计与仿真

无线通信系统对接收机的性能提出了更高的要求。低噪声放大器能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件。设计的LNA应用于接收机前端,工作频率为2.575GHz～2.625GHz,噪声系数小于0.9dB,带内增益大于16dB,输入输出电压驻波比小于1.5。结合相关设计理论,利用集成芯片MGA632P8,完成了电路设计并通过ADS2008对MGA632P8的S2P模型进行了仿真和优化。结果表明:采用此方案设计的LNA增益约为16.5dB,噪声系数约为0.7dB,输入输出驻波比约为1.5,性能稳定,输入、输出匹配良好,符合接收机对LNA指标的要求。     

8～18 GHz微波低噪声放大器的设计与实现

采用平衡式结构设计了微波宽带低噪声放大器,测试结果:在频率为8～18GHz的宽带内增益大于30dB,增益平坦度小于3dB,噪声系数小于2.0dB,输入输出驻波比小于2.5,1dB压缩点输出功率为15.8dBm。该放大器制作在氧化铝陶瓷基板上。     

100—400MHz超宽带低噪声放大器ADS仿真设计

设计了一个100—400MHz超宽带低噪声放大器。该放大器采用两级E-PHEMT晶体管（ATF54143）级联结构,每级都用独立电源供电。应用射频电路仿真软件ADS对匹配电路进行优化设计,最后通过原理图一版图联合仿真得到放大器的各项性能参数。在100—400MHz频带内,噪声系数（NF）小于0．3dB,带内增益大于32dB,带内增益平坦度±0．5dB以内,输入输出驻波比小于1．8。仿真结果表明,该设计完全满足性能指标要求。     

8～20GHz宽带单片低噪声放大器

介绍了一种8～20 GHz单片低噪声放大器的研制过程。本电路采用两级放大拓扑,自偏置结构。采用串联负反馈技术降低噪声系数和输入驻波比,采用负反馈技术扩展带宽和提高动态范围。电路设计基于Agilent ADS微波设计环境,并进行版图电磁场验证以提高设计的准确率。芯片在0.25μm GaAs PHEMT工艺线上加工制作。测试结果表明,在8～20 GHz频率范围内,增益大于13 dB(正斜率),噪声系数小于3 dB,输入输出驻波比小于2∶1,1 dB压缩输出功率典型值为15 dBm,单电源5 V供电,电流小于90 mA。芯片面积为1.72 mm×1.35 mm。该芯片可广泛应用于各种微波系统。     

小型化R波段限幅低噪声放大器设计

设计了一种小型化限幅低噪声放大器。采用Lange桥平衡结构,在实现低噪声的同时,得到较小的输入输出电压驻波比。采用集总参数和分布参数元件,实现了各级匹配。该小型化限幅低噪声放大器工作在R波段(2.1~2.5 GHz),噪声系数低于1 dB,输入输出驻波系数小于1.4,增益大于31 dB,带内增益波动只有±0.2 dB。通过SP2D开关实现两路输出,输出隔离度大于42 dB。     

C波段高增益低噪声放大器单片电路设计

主要介绍了C波段高增益低噪声单片放大器的设计方法和电路研制结果。电路设计基于Agilent ADS微波设计环境,采用GaAs PHEMT工艺技术实现。为了消除C波段低噪声放大器设计中在低频端产生的振荡,提出了在第三级PHEMT管的栅极和地之间放置RLC并联再串联电阻吸收网络的方法,降低了带外低频端的高增益,从而消除了多级级联低噪声放大器电路中由于低频端增益过高产生的振荡。通过电路设计与版图电磁验证相结合的方法,使本产品一次设计成功。本单片采用三级放大,工作频率为5～6GHz,噪声系数小于1.15dB,增益大于40dB,输入输出驻波比小于1.4∶1,增益平坦度ΔGp≤±0.2dB,1dB压缩点P-1≥10dBm,直流电流小于90mA。