MEMS器件用Cavity-SOI制备中的晶圆键合工艺研究

微机电系统(MEMS)器件用预埋腔体绝缘体上硅(Cavity-SOI)直接键合制备过程中,预埋腔体刻蚀后残余应力导致的衬底层变形会影响绝缘体上硅(SOI)晶圆的面形参数和键合质量.对衬底层残余应力变形与Cavity-SOI键合质量的关系进行了实验研究,分析了衬底片残余应力变形与SOI面形之间的对应关系,用破坏性剪切试验...     

SEU的二维数值模拟

本文阐述了单粒子效应原理和损伤机理,对MEDICI软件进行了简要介绍。运用MEDICI软件分别对体硅和SOI(Silicon-On-Insulator)衬底材料进行CMOS SRAM的SEU(Single -Event Upset)模拟实验,得出实验结果,并对实验结果进行分析,证明了SOI材料有良好的抗辐射加固特性,体现出SOI材料的优越性。     

新型温湿敏集成传感器研制

本文介绍了一种新的湿敏薄膜材料Ta_2O_5和一种新的硅衬底材料SOI/SDB的制备技术及它们的特性,给出了包含P-N结温敏元件的FET湿度的传感器结构及其特点.     

薄硅膜SOI器件辐射效应研究

为适应SOI技术的发展,探索相关材料参数受辐射影响程度及器件的抗辐射性能,研究了不同硅膜厚度SOI器件的总剂量辐射效应。采用⁶⁰Co作为辐射源,所选器件的辐射性能通过晶体管前栅和背栅的阈值电压漂移量进行表征。实验结果显示,所选的本单位SOI工艺的硅膜厚度必须大于205 nm才能保证器件的抗总剂量辐射能力,针对此结论利用TCAD软件进行仿真验证,归纳出相应的物理机制。对电路静态电流特性对总剂量辐射的敏感性也给出了相关的讨论与评估。     

一种黑硅吸收层的热电堆红外探测器设计

设计一种以黑硅这种对几乎所以可见光和部分红外光具有很高吸收率的新型材料作为表面吸收层的热电堆红外探测器,针对这一设计作出了大量关于黑硅对不同波长下的红外吸收率的研究。通过红外基本理论,结合MEMS工艺的兼容性,设计采用两种热电偶材料叠放的方式,并以氧化硅薄膜作为隔离的结构;另外,探测器采用氧化硅上制作的多晶硅作为新型衬底。在器件释放中被XeF2正面腐蚀的部分是多晶硅,这样的设计解决了硅释放的对准问题和SOI衬底陈本高的问题。这种材料可以提高探测器的性能同时减小成本。     

基于MEMS实现SOI压力传感器工艺研究

应用压组效应原理制作硅氧化物绝缘体（SOI）压力传感器,具有耐高温、抗辐射、稳定性好等优点,本文说明了SOI在微电子机械系统（MEMS）技术上的实现优势,并对压力传感器SOI结构的实现工艺进行了探索性试验,完成了SOI压力传感器的设计和封装,在强调了压力传感器的测试方法的同时,对所设计的样品进行了测试。     

一种制备LED器件出光结构的方法

成果描述：本发明提供一种制备LED器件出光结构的方法,属于LED器件的制备技术领域。该方法具体是,在图形的蓝宝石衬底（PSS）Z生长GaN外延片,然后使用周长为3-1000微米,且两个最远角距离或最长直径不超过400微米的光斑对PSS蓝宝石衬底进行逐点逐行激光扫描,将GaN外延片与具有图形的蓝宝石衬底剥离,制备出周期性光栅结构和纳米粗糙结构复合的LED器件出光结构。     

衬底触发层叠式NMOS实现混合I/O静电保护机制研究

衬底触发技术可以大幅度提高大尺寸NMOS器件的ESD级别.将衬底触发技术融合到层叠式NMOS器件中来产生衬底触发层叠式NMOS器件,理论分析结果表明衬底触发技术可以提高混合电压I/O电路中层叠式NMOS器件的ESD稳健性,基于0.35μm CMOS工艺的模拟结果表明应用带有衬底触发技术的层叠式NMOS器件的HBM模型ESD级别提高约60%,这就验证了衬底触发设计对提高混合电压I/O电路的ESD级是有效的.     

CCD成像器件用P型外延材料的工艺研究

CCD成像器件作为大面阵高集成度器件,对外延材料的均匀性,特别是P型材料的电阻率均匀性,提出更高要求。本文主要介绍了CCD成像器件用硅外延片的一种实用生产工艺,利用PE-3061D平板式外延炉在6英寸、<100>晶向、电阻率小于0.02Ω·cm的重掺B硅衬底上化学气相沉积（CVD）所需硅外延层。通过C-V测试方法对外延材料的电阻率均匀性进行测试分析,通过变流量吹扫和提高赶气温度的工艺方法显著提高外延材料的均匀性,最终得到满足CCD成像器件设计要求的P/P+结构硅外延片。     

SOI抗辐射先进技术研究

SOI以其独特的隔离埋层结构实现了器件、电路的全介质隔离,因此具有漏电小、电容小、免疫闩锁、响应快、功耗低等优点,在快速数字电路、抗辐射领域具有良好的应用基础。基于对SOI技术发展的前沿方案的介绍,探讨沟道应变技术以及薄埋层技术如何来优化PD SOI的浮体效应、自热效应,提高SOI的电路的速度,降低寄生效应以及功耗损失。SOI技术对现有成熟的CMOS技术具有很高的兼容性,发展可行性巨大,必将打破体硅的极限,引发硬件行业的重大革命。     

硅衬底键合砷化镓薄膜的力学仿真分析

采用介质键合技术制备的Si基GaAs材料衬底,缺陷密度小。对待键合的器件结构电学性能影响小。对采用目前常见的介质材料制备的Si基GaAs材料的力学性能进行了仿真分析,得到用于制备MEMS衬底的最佳介质键合层是SiO2,其衬底材料应力转换率高、量程大、位移小、制备工艺简单且为亲水性,制备的Si基GaAs衬底键合强度大,机械特性好。同时,对不同厚度的介质层材料对Si基GaAs材料的力学性能影响进行了研究分析,得到介质厚度越厚,其应力转换率越高,衬底材料的力敏效应就会越好。     

基于Silvaco Atlas的SOI器件性能仿真研究

本文主要针对SOI器件结构展开研究,对于SOIMOS器件的结果和特性进行分析,讨论,并利用SILVACO TCAD软件来对SOI的器件结构与性能进行仿真,与研究分析结果进行比对,可以看出SOI器件能够有效改善MOS器件的阈值和亚阈值特性。     

后摩尔时代集成电路的新器件技术

随着大规模集成电路(IC)技术的持续发展,来自短沟效应、量子隧穿以及寄生效应等问题的挑战使得传统微电子器件技术越来越难以满足IC技术持续推进的要求,特别是日益严峻的能耗问题已经成为延续摩尔定律的最大瓶颈,在后摩尔时代采用新器件技术成为必然.面向不同集成电路应用如何发展适合未来微电子产业需求的纳米尺度新器件成为当前热点问题.本文结合新结构器件、新原理器件和新材料的引入介绍适于大规模集成的纳米尺度新器件技术,包括FinFET器件、超薄体SOI器件、准SOI器件、多栅/围栅硅纳米线器件、超陡亚阈摆幅器件、高迁移率沟道器件等,分析相关器件优势、存在问题、可能解决方案及应用前景等,并讨论后摩尔时代新器件技术路线图,给出相关预测.     

基于带图形的硅衬底上制备硅薄膜的技术

对硅基MEMS的可动部件很多都是采用在带图形的硅衬底上制备的硅薄膜通过深槽腐蚀释放获得的特点,开展在带图形的硅衬底上制备硅薄膜技术研究,得到一种通过两次硅硅键合、减薄抛光、一次湿法腐蚀硅相结合的在带图形的硅衬底上制备硅薄膜的有效方法,该方法制备出了的薄膜厚度为10 μm,均匀性为±0.5μm,达到了厚膜SOI材料制备的指标要求,硅薄膜完好率达到70%以上,为硅基MEMS的可动部件的制备打下了坚实的基础.     

半导体压力传感器的开发动向

近几年来,随着具有微型传感器特征的硅IC 制造技术的迅速发展,以硅作衬底材料的扩散型压力传感器以及把传感器和信号处理回路制造在同一硅片上的集成化压力传感器的开发工作进行得非常活跃。单晶硅不仅是优良的 IC 衬底材料,而且也是机械器件的优良材料,这是因为它具有以     

厚膜法制备气敏器件加热器的研究

木文介绍的是用厚膜法制备气敏器件加热器的方法及初步探索。目的是为研制各种厚膜型器件及多功能器件提供必需的加热衬底。我们以95％Al_2O_3陶瓷做基片。在其一侧采用印刷技术先后制做电极、加热器及绝缘保护层;在另一侧,同样采用印刷技术先后制作电极及敏感材料。从以SnO_2为主体的敏感材料的试验结果来看,用厚膜法制备的气敏器件的加热衬底,完全可以满足加热要求;并可做为制做其它敏感器件加热衬底的方法。     

SOITEC向CSMC提供用于显示技术和其它应用的绝缘硅(SOI)晶圆

法国BERNIN2010年3月19日电／美通社亚洲／ 在中国受到高度关注和支持的SOI项目 全球领先的微电子行业工程晶圆供应商SOITEC Group（Euronext Paris）今天宣布，该公司与中国领先的半导体专业代工厂商华润上华半导体有限公司（CSMC Technologies Corporation）（“CCSMC”）签订了一项协议，向后者提供绝缘硅（SOI）晶圆。     

SOI LDMOS功率器件的研究与制备

根据REUSRF原理,对器件参数进行优化。采用与常规CMOS工艺兼容的技术,在SIMOX片上制备了薄膜SOI LDMOS功率器件。器件呈现良好的电学性能:漏极偏压5V时,泄漏电流仅为1nA;当漂移区长度为4μm时,关态击穿电压达到50V,开态击穿电压大于20V;器件的输出曲线在饱和区光滑,未呈现翘曲现象,说明体接触有效地抑制了部分耗尽器件的浮体效应。这种SOI LDMOS结构非常适合高温环境下功率电子方面的应用开发。     

柔性OLED

柔性有机电致发光器件(FOLED)被认为是最具发展前景的下一代显示技术之一。首先简单介绍了柔性OLED的起源,分析了其基本结构原理和优势。并针对其存在的问题,重点阐述了三种衬底材料及其封装技术。     

SOI SRAM测试研究

SOI（绝缘体上硅）静态存储器与用传统体硅技术制备的SRAM有着不同的特性,在测试SOI SRAM时需要考虑其特有的故障模型.基于读写过程中影响比较显著的浮体效应和寄生双极管效应的讨论,分析了部分耗尽SOI SRAM的设计和测试考虑,并提出了相应的测试码.