基于大容量FLASH存储器的FPGA重构系统的设计与实现

随着FPGA在各种工业应用越来越广泛,FPGA重构技术在快速的FPGA自动测试中应用越来越广泛.传统的基于JTAG方式和基于配置芯片的FPGA重构方案由于存储配置时间长,配置芯片成本高等原因越来越满足不了快速的多重配置需求.提出了一种基于大容量FLASH存储器的FPGA重构技术,方案采用FPGA作为主控制器,大容量FLASH芯片用于存储目标FPGA的配置数据,可以实现绝大部分不同型号的FPGA器件的快速多重重构,从而满足FPGA芯片快速自动测试需求,提高了整体程序开发和测试效率,节约了芯片的测试成本.     

大规模芯片内嵌存储器的 BIST 测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memo- ry build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的 Mbist 方法,通过3个计数器驱动的可编程 Mbist 控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用 Verilog 语言设计了所提出的 Mbist电路,通过 Modelsim 对 1 Kbit×36 的 BRAM进行仿真并在自动化测试系统上进行了实际测试。 实验结果表明,该方法对 BRAM 进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%, 灵活性差的问题也得到了很大改善。     

高速存储器的大规模并行测试

存储器芯片内含有大量电路单元，每个电路单元都需要作0、1测试，然后每字节由多种数组作逻辑状态测试。实践证明，1Gb的DRAM具有45个有源引脚，由于不能使用边界扫描和可测试性设计，只能使用逻辑数组测试法，单芯片的测试时间约为120秒，测试成本约占总成本的10％。作为对比，非存储器的通用芯片，在有源引脚数相同的情况下，由于使用边界扫描和可测试性设计，测试时间只要1至10秒，测试成本可明显降低。     

新型FLASH单片机在仪器中的应用

阐述了新型nASH单片机P89C51RD2的特点,介绍了P89C51RD2片内FLASH存储器结构,详细说明了片内FLASH在系统编程（ISP）和在应用中编程（IAP）的具体方法,给出了在应用中编程实例。     

话说数字卫星接收机中的存储器

在许多数字卫星接收机中,都采用了好几种型号和功能各异的存储器,给维修带来一定难度,这些存储器一般可分为以下三种。     

基于USB2.0的通用FLASH存储器检测系统设计

本文针对SAMSUNG公司的NAND型Flash提出了一种通用的Flash检测系统的设计方案,此方案同时用于数据采集系统的数据读出.采用FPGA作为主控制器对FLASH进行操作,系统与主机之间采用USB2.0接口芯片CY7C68013实现通信.针对Flash中的无效块问题,本文提出一种Flash坏块的检测处理方案,这种方法也适用于大容量数据采集系统中.     

闪速存储器

文中重点分析SGF闪速存储器的单元结构,以及擦除、编程和读取等操作;并结合其它非易失性存储器对其性能加以说明.     

相变存储器浅谈

非易失性存储器在日常生活中起着重要作用,它断电后可以继续保存数据。存储器也朝着更小、更快、低功耗的方向发展。而相变存储器(phase-Change Memory,PCM)由于其高密度、低功耗、工艺兼容等特点,引起了广泛的注意。本文简单地对相变存储器介绍和说明。     

相变存储器浅谈

非易失性存储器在日常生活中起着重要作用,它断电后可以继续保存数据。存储器也朝着更小、更快、低功耗的方向发展。而相变存储器（phasP—change Memory,PCM）由于其高密度、低功耗、工艺兼容等特点,引起了广泛的注意。本文简单地对相变存储器介绍和说明。     

DSP+FLASH的二次程序加载实现方法

通过分析TI TMS320VC5000系列DSP芯片上电后的自动加载原理,以及存储器特点,提出了一种用户程序在线FLASH编程Boot表的生成方法及其二次加载方法,解决了当DSP的C语言程序代码超过32 K字时的程序加载问题。     

基于ARM的嵌入式系统中FLASH接口设计

本文介绍了基于ARM920T内核的嵌入式系统中闪存芯片的选择,比较了NOR型和NAND型2种闪存芯片之间的差别。以三星公司的CPU芯片S3C2410X和英特尔公司的NOR型闪存芯片E28F128J3为例,详细分析了两者之间接口电路的设计和通信过程,从而提供了一种简便而高效的FLASH接口设计方法。     

Principles and applications of FLASH NMR imaging

Routine clinical NMR scanners apply low-flip-angle gradient-echo sequences as fast-imaging modalities. Fast low-angle shot (FLASH) NMR imaging is the first version of a large family of fast gradient-echo methods. It is based on the application of reduced flip angles for NMR excitation, the acquisition of magnetic field gradient echoes, and considerably shortened repetition times. Under these conditions, transverse magnetization survives. This magnetization can be destroyed in spoiled FLASH or used for imaging in refocused FLASH. The measuring time of FLASH NMR images is dependent on gradient hardware and is under optimal technical conditions user selectable between less than 100 ms and 1 s. Short imaging times give the possibility to apply magnetization preparation before imaging. This technique allows the acquisition of image contrast with respect to any selected parameter, e.g.T ₁ T ₂, or diffusion constant. This FLASH version has been called snapshot-, turbo-, or magnetization-prepared RAGE.     

TMS320C6712与FLASH接口设计和编程方法

文中详细介绍高性能数字信号处理芯片TMS320C6712与FLASH(HY29LV160)的接口设计、编程方法。在编程方法中介绍BOOT功能实现方案,给出相应的程序和结论。     

一种TMS320F2812片内FLASH串行加载方法

数字信号处理器TMS320F2812已广泛应用于产品研制。某些产品为了满足保密性要求,一般不建议留有JTAG口,这就造成产品无法通过JTAG口进行软件加载,从而限制了TMS320F2812的使用范围。利用TMS320F2812芯片的内部丰富资源和支持在线编程的特点,同时考虑到多数产品均有通信信道,介绍了一种软件串行加载方法来解决该技术问题,并详细分析该方法的技术特点和软件串行加载过程的操作步骤。该方法已应用于多个产品研制中,实验结果表明该方法操作方便、加载结果稳定可靠。     

An application of snapshot FLASH MRI in localized NMR spectroscopy

Improvements in crossed images are presented by application of snapshot FLASH MRImaging which reduces the imaging time in localizedin vivo NMR spectroscopy. The method enables correlation of the volume of interest with its surroundings and determines the set of offset frequencies of the selective RF pulses to locate the volume of interest.     

基于FPGA的双FLASH数据记录器设计与实现

在导弹、火箭等武器装备的研发试验过程中,需要对试验过程中产生的数据进行采集、存储与事后回读分析,针对传统技术无法对速率差较大的两种数据源的数据同时进行高速数据存储的问题,设计了一种基于FPGA的双FLASH数据记录器.采用两块8 GB NAND FLASH并行存储方案同时存储400 Mbit/s速率的千兆以太网数据和1...     

基于FPGA的NAND FLASH纠错编码方案与实现

为了解决NAND FLASH存储器数据读写过程中产生误码的问题,提出了一种基于FPGA的NAND FLASH纠错编码方案。方案采用Micron公司的MT29F64G08ABAAA存储芯片并由FPGA控制器控制进行数据存储,每64Bytes产生18bits汉明码校验码,将写入FLASH中的汉明码校验码和读取数据时生成的汉明码校验码比较便可确定误码发生的位置,对该数据位进行取反便可对误码进行纠错。测试结果表明,写入和读取8GBytes数据若不采用纠错编码方案则在高低温和常温下测试均存在误码,采用纠错编码方案在20℃、60℃和-40℃环境温度下测试均无误码,实现了对NAND FLASH纠错的功能,提高了数据存储的准确度和稳定性。     

基于共享内存数据交换技术及其在ATE测控程序开发中应用

以LabWindows/CVI为基础,文中介绍了基于共享内存的数据交换技术及其在测控软件开发过程中的应用。实践证明,利用这些方法可以大大提高测控软件的开发效率,降低因程序错误而导致的ATE硬件及UUT损坏的可能性。