利用ISE-TCAD分析和设计SCR结构的静电保护电路

传统的ESD保护电路设计主要基于尝试性和破坏性的实验,这种方法不利于产品的推出[1]。文中提出使用ISE-TCAD工具对ESD保护电路进行模拟和优化,以快速地获取面积参数。并以某一典型0.6μmCMOS工艺的可控硅整流器(SCR)结构为例,进行ESD人体放电模型的模拟和面积估算,达到了缩短设计周期和增加设计成功率的目的。     

SCR器件在CMOS静电保护电路中的应用

静电放电(ESD)对CMOS电路的可靠性构成了很大威胁。随着CMOS电路集成度的不断提高，其对ESD保护的要求也更加严格。针对近年来SCR器件更加广泛地被采用到CMOS静电保护电路中的情况，文章总结了SCR保护电路发展过程中各种电路的工作机理。旨在为集成电路设计人员提供ESD保护方面的设计思路以及努力方向。     

一种CCD静电保护电路的设计

介绍了一种适用于电荷耦合器件(CCD)的静电保护电路.在对该静电保护电路工作原理分析的基础上,通过电路仿真确定了静电保护电路中MOS管的电学参数,再由半导体器件仿真确定了其工艺条件,并按此条件制作了静电保护电路.通过人体模型静电放电试验对该静电保护电路进行测试,结果表明CCD的抗静电能力由原来的不足100 V提高到450 V.     

低压触发可控硅结构在静电保护电路中的应用

对LVTSCR(Low Voltage Triggered Silicon Controlled Rectifier)结构在深亚微米集成电路中的抗静电特性进行了研究.实验结果表明,LVTSCR结构的参数,如NMOS管沟道长度、P-N扩散区间距和栅极连接方式等,都对LVTSCR结构的静电保护性能有影响.利用优化的LVTSCR结构,获得了6000V以上的ESD失效电压.     

“包-电路交换”片上路由器设计与实现

在片上网络(NoC)设计中,片上路由器的优劣将直接影响整个NoC系统的性能.文中综合考虑了包交换方式和电路交换方式的优缺点,采用"包-电路交换"方式,设计并实现了一种低硬件资源消耗、高性能的"包-电路交换"片上路由器.     

智能测控电路片上系统的设计与仿真

智能测量控制电路在工业测控及各类消费产品中应用极广,介绍了其基于8bit嵌入式微控制器的单芯片系统的设计及仿真。在单芯片内完成智能测控系统所需的数据调理、模数转换、用户按键输入、数码显示、控制量输出等功能。设计了基于FPGA的硬件仿真平台,验证了系统功能的正确性。本设计具有较强的通用性,可用于多种测控场合。     

基于性能分析的片上影子堆栈存储器设计

针对堆栈访问局部性特征,通过建立片上影子堆栈存储器(Shadow Stack Scratch-Pad Memory,简称S~3PM),将堆栈访问热点映射至SPM,从而减少堆栈访问时内核对外存的访问次数,提高系统性能.在研究S~3PM的基础上,还对包含指令、数据和堆栈优化的SoC存储子系统进行总体设计空间探索,从而合理分配SPM资源.实验结果表明,7个基准测试程序仅使用128字节的S~3PM映射堆栈,可以取得最高30.8%,平均12.4%的性能提升.     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

H型栅SOIMOS作为静电保护器件的维持电压的研究(英文)

对绝缘体上硅工艺来说,静电保护可靠性是一个关键且具有挑战性的问题。着重于研究H型栅SOIMOS的维持电压,通过实验发现此器件的维持电压与栅宽紧密联系。结合TCAD仿真解释了器件的工作机理,通过建立集约模型并由HSPICE仿真,揭示了体电阻与维持电压之间的关系。     

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。     

基于SCR的全芯片ESD保护设计

随着集成电路特征尺寸的减小,集成电路对ESD的要求越来越高,同时集成电路面积和引脚数量的增加,使得全芯片的ESD保护成为挑战。SCR器件相对于其他器件,具有相同面积下最高的ESD保护性能。文章以SCR保护器件为基础,介绍一种新型的ESD保护架构——ESD总线。从全模式和混合电压芯片的ESD保护出发,进而提出了全芯片ESD保护结构,针对现代集成电路芯片引脚不断增多的特点,以及系统集成带来的多电压模式问题,提出了使用ESD总线结构的保护方案来实现全芯片的ESD保护。     

ESD保护结构中的SCR设计

硅控整流器SCR作为晶闸管常用于功率器件,具有再生性和从高阻态到低阻态切换的能力.因此合理设计的SCR能成为非常高效的ESD保护电路.文章介绍了SCR的基本机制,SCR、MLSCR、LVTSCR和SCR组合保护电路的结构,并介绍了具有更好ESD性能的设计和版图.     

利用横向晶闸管设计ESD保护结构

文章采用横向晶闸管设计ESD保护电路结构，给出了保护结构的版图以及等效电路。同时，对所设计的结构进行计算分析，并在PSPICE中建立了该结构的仿真模型。最后，使用计算机进行模拟验证，分析仿真结果以检验所设计结构的有效性和可靠性。     

一种用于片上静电防护的新型闩锁免疫可控硅

可控硅(SCR)被广泛应用于片上静电放电(ESD)防护。由于SCR的低维持电压特性,闩锁问题一直是其应用于高压工艺ESD防护的主要问题。改进设计了一种新型SCR器件,即MOS High-holding Voltage SCR (MHVSCR)。通过对SCR寄生三极管正反馈进行抑制,并提高维持电压,实现了闩锁免疫。详细分析了MHVSCR提高SCR维持电压的可行性、工作原理以及实现步骤。基于Sentaurus TCAD的仿真结果表明:设计的器件将传统器件的SCR维持电压从2.8 V提高至15.88 V,有效实现了SCR在12 V工艺下的闩锁免疫能力。     

一种用于ESD保护的双向SCR特性研究

基于0.35 μm CMOS混合信号工艺,实现了一种用于ESD保护的MDDSCR器件。通过堆叠MDDSCR单元来调整维持电压,结合TLP测试结果,说明了关键尺寸和不同的衬底连接方式对器件特性的影响。堆叠DDSCR正向触发电压(Vt1)和维持电压(VH)随着堆叠器件数量的增加而线性增加,但因为存在额外寄生通路,负向Vt1和VH分别维持在20 V和6 V左右。该器件可实现6 kV以上HBM ESD保护能力,广泛应用于汽车电子、无线基站、工业控制等电源或者信号端的双向ESD保护。     

CMOS器件自锁现象的探讨

结合最近开发的绝缘油耐压测试仪中出现的CMOS自锁现象,系统分析了在电路设计中尤其是强电磁场等特殊环境下普遍存在的CMOS器件自锁现象产生的机理、触发条件和原因,并提出了抑制该类干扰的各种措施.     

WLAN中带ESD保护的低噪声放大器设计

介绍了一个基于IBM0.18μmCMOS工艺,用于无线局域网(WLAN)IEEE802.11a的带ESD保护电路的低噪声放大器(LNA)。通过分析电感负反馈共源共栅放大器的输入阻抗、增益和噪声系数,以及ESD保护电路对低噪声放大器性能的影响,对该5GHz低噪声放大器进行设计和优化。测试结果表明,当电源电压为1.8V时,消耗电流为6.5mA,增益达到10dB,输入匹配达到-18dB,噪声为4.29dB,线性度IIP3为4dBm。     

基于SCR的ESD保护电路防闩锁设计

SCR器件作为目前单位面积效率最高的ESD保护器件,被广泛研究并应用到实际电路中.SCR所具有的低保持电压特性可以带来很高的ESD性能,但同时也会导致闩锁.文章从提高保持电压和触发电流这两方面入手,研究在实际电路应用中如何防止ESD保护电路发生闩锁.