多层铁电薄膜存储二极管的界面内建电压

利用准分子激光在p型硅薄片上淀积了多层铁电薄膜BIT／PZT／BIT、PZT／BIT和BIT。讨论了多层铁电薄膜界面内建电压，其中Au/BIT/PZT/TBIT/p-Si（100）的ΔVb最小而Au/BIT/p-Si(100)的ΔVb最大，但Au/BIT/PZT/TBIT/p-Si(100)的ΔVb与Au/BIT/p-Si(100)的ΔVb相差不多。Au/BIT/PZT/TBIT/p-Si(100)的I－V特性曲线非对称的整流特性和P－V回线的刻印失效是最小的而Au/BIT/p-Si(100)的则是最大的。     

在层状铁电薄膜二极管中的界面电位降

利用准分子激光原位淀积制备了BIT／PZT／BIT，PZT／BIT和BIT层状铁电薄膜，建立了一条修正的经验幂定律I＝A（ξV）^a和一个层状铁电流密度－电压（I－V）曲线的近似公式，它包括了非线性系数a和界面电位降特征参数ξ。由修正的经验幂定律和I－V曲线近似公式算出的界面电位降Vi与由C－V曲线理论得出的结果一致。界面电位降与测量电容，薄膜电容及耗尽层电容有关。     

Au/PZT/BIT/p-Si结构铁电存储二极管I-V特性

采用脉冲激光沉积方法 (PL D)制备了 Au/ PZT/ BIT/ p- Si多层结构铁电存储二极管 .对铁电存储二极管的P- E电滞回线、I- V特性曲线分别进行了测试与分析 ,并对其导电行为及基于 I- V特性回滞现象的存储机理进行了讨论 .实验表明 ,所制备的多层铁电薄膜具有较高的剩余极化 (2 7μC/ cm2 )和较低的矫顽场 (4 8k V/ cm ) ,BIT铁电层有助于缓解 PZT与 Si衬底之间的界面反应和互扩散 ,减少界面态 ,与 Au/ PZT/ p- Si结构相比 ,漏电流密度降低近两个数量级 ,I- V特性曲线回滞窗口明显增大     

Au/PZT/BIT/p-Si结构铁电 存储二极管I-V 特性

采用脉冲激光沉积方法（PLD）制备了Au/PZT/BIT/p-Si多层结构铁电存储二极管.对铁电存储二极管的P-E电滞回线、I-V特性曲线分别进行了测试与分析,并对其导电行为及基于I-V特性回滞现象的存储机理进行了讨论.实验表明,所制备的多层铁电薄膜具有较高的剩余极化（27μC/cm2）和较低的矫顽场（48kV/cm）,BIT铁电层有助于缓解PZT与Si衬底之间的界面反应和互扩散,减少界面态,与Au/PZT/p-Si结构相比,漏电流密度降低近两个数量级,I-V特性曲线回滞窗口明显增大.     

析薄电薄膜J—V曲线温度特性的研究

用准分子激光扫描原位淀积法制备了极薄膜BIT／p-Si(100)和PZT／p-Si(100),借助于X－射线衍射（XRD）和扫描电镜（SEM）研究了薄膜的显微结构,并对这两种极薄铁电薄膜Au/BIT/p-Si(100)和Au/PZT/p-Si(100)的J－V曲线温度特性进行了拟合分析讨论。模拟分析结果表明,在负温区,电流密度J对温度T有较强的依赖关系,但与通常欧姆电流温度关系不同。而在正温区,服从J＝KV^2关系,ε和SCLC电流密度J则与温度T无关。     

Pb(Zr,Ti)O_3铁电场效应晶体管的制备及性能研究

采用PLD（PulsedLaserDeposition）工艺制备Au／Pb（Zr，Ti）O3／SiO2／Si异质结构．这种结构的铁电场效应晶体管（FFET）的电性能由I－V和C－V特性表征．Au／Pb（Zr，Ti）O3／SiO2／Si异质结构的C－V曲线表现为极化开关，对应500nmPZT，记忆窗口约3V．实验表明Au／PZT／SiO2／Si栅结构实现了铁电体场效应存储性能．     

多层结构铁电薄膜的I—V特性性能的研究

为ＦＲＡＭ、ＦＦＥＴ和ＦＤＭ的实际应用研究，提出了多层结构铁电薄膜的设计思想，实际制备了Ｍ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ三种结构铁电薄膜，并测量了它们的Ｉ－Ｖ特性曲线。结果表明，夹层结构铁电薄膜Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ漏电流密度Ｊ最小，在５００ｎｍ厚时Ｊ＋（＋３Ｖ）约２．８×１０－１０Ａ／ｍｍ２，Ｊ－（－３Ｖ）约１．２×１０－１２Ａ／ｍｍ２优于单层和双层结构铁电薄膜的结果。     

硅衬底上铁电薄膜的自偏压异质结效应

本文运用半导体能带理论探讨了硅衬底上铁电薄膜的异质结效应的物理模型．对用sol－gel工艺制备的PZT／Si结构的极化特性、开关特性和I－V特性的实验研究证实了这种效应．     

准分子激光制备多层铁电薄膜的C—V特性研究

采用脉冲准分子激光工艺，在ｐ型Ｓｉ（１００）单晶基片上，成功地淀积了ＢＩＴ、ＰＺＴ／ＢＩＴ和ＢＩＴ／ＰＺＴ／ＢＩＴ等多层结构的铁电薄膜，采用低频阻抗分析仪，分析了它们的Ｃ－Ｖ特性曲线的记忆窗口，讨论了记忆窗口与频率的关系，记忆窗口与多层结构的关系。结果表明，三层结构铁电薄膜的Ｃ－Ｖ特性的窗口优于双层和单层结构的铁电薄膜。     

Au／PZT／p-Si结构铁电存储二极管的制备及其性能

采用准分子脉冲激光沉积(PLD)工艺,制备了Au／PZT／p-Si结构铁电存储二极管.在氧气氛350℃低温沉积、原位530℃快速退火工艺条件下,获得了多晶纯钙钛矿结构的Pb（Zr0.52Ti0.48）O3（PZT）铁电薄膜.PZT薄膜的铁电性能测试显示较饱和的、不对称的电滞回线,其剩余极化和矫顽场分别为13μC／cm2和48kV／cm.从C-V和I-V特性曲线观察到源于铁电极化的回滞现象,记忆窗口约1.1V,＋4V偏压下电流密度为3.9×10－6A／cm2.     

激光制备多层铁电薄膜的C—V保持特性研究

采用脉冲准分子激光工艺在Ｓｉ（１００）单晶基片上，成功地淀积了ＢＩＴ、ＰＺＴ／ＢＩＴ和ＢＩＴ／ＰＺＴ／ＢＩＴ等多层结构的铁电薄膜。通过测量金属／ＢＩＴ／ＰＺＴ／ＢＩＴ／Ｓｉ多层结构的非回线型Ｃ－Ｖ特性曲线、电容与保持时间的关系，发现三层ＢＩＴ／ＰＺＴ／ＢＩＴ薄膜具有很好的电容保持特性，是铁电场效应晶体管的理想栅极材料     

基于LRM的航空电子系统BIT研究

随着我国新型航空电子系统的加速发展,航空电子系统综合度和复杂度越来越高,以LRM为基础的综合航空电子系统将成为主要的发展方向,这为系统的测试和维修提出了更高的要求。而LRM的BIT技术是其中一项非常关键的技术,在研究基于LRM的航空电子结构和LRM组成的基础上提出了LRM内部3级组合BIT方法,并对该方法做了较详细的描述。该方法在LRM的设计以及功能改进过程中,可以提高LRM的自检测能力,降低BIT实现难度。     

BIT技术在装备控制系统故障诊断中的应用

在分析了内装测试关键技术基础上,设计了一套基于ADuC812且集各种检测功能于一体的BIT测试设备,详细介绍了系统设计方案。     

火控雷达BIT设计研究

现代火控雷达的发展趋势要求系统内部具有BIT能力,本文在分析现代火控雷达发展趋势的基础上,阐述了火控雷达BIT的设计思想,并介绍了具体的实现方法.     

边界扫描测试技术在雷达BIT电路中的应用

提出了一种采用超大规模集成电路的边界扫描测试技术来设计内建自测试(BIT)电路的方法。此方法利用一片单片机的I/O口线以及超大规模集成电路所具有的边界扫描测试结构来实现对VLST集成电路芯片的故障诊断。     

机扫雷达BIT系统解决方案

给出雷达机内自检(B IT)的概述和对B IT的基本要求,讨论了机扫雷达的B IT设计方案,加电B IT、周期B IT和维护B IT在系统中的使用。介绍了系统B IT顶层设计、罩内设备B IT设计和舱内B IT设计。重点讨论了移相器的B IT设计,以及在不占用系统资源条件下将射频B IT测试信号引入罩内的实现方法。     

基于TCP／IP的雷达操控及BIT系统实现方法

针对雷达系统对全机操控和故障检测系统的设计要求,结合以往的设计经验,详细介绍了一种基于网络的全机操控和故障检测系统的设计原理及实现方法。     

航管应答机BIT单元的研究与实现

本文详细介绍了航管应答机ＢＩＴ单元的方案构思，并着重对实现方法进行了具体分析。     

脉冲雷达数字闭环BIT测试的方法研究

雷达机内测试(BIT)技术是改善雷达测试性、维修性和故障诊断能力的重要途径,其重要性已经引起了雷达系统设计者和用户的高度重视。在脉冲雷达系统中,通常BIT测试方法不能对脉冲雷达的工作性能作出准确的测试。利用真实目标回波进行在线(BIT)性能测试的方法,扩展了BIT测试范围,对真实雷达回波信号进行测试,判断雷达当前的性能状态。根据对雷达系统的分析和测试需求,提出一种数字闭环BIT方法,把系统原有的BIT故障检测功能延伸到系统性能测试。给出了系统的设计方法和测试流程,测试系统结构简单,易于实现。     

几种功能电路的BIT测试方案设计及其仿真

BIT技术是当今最重要的在线故障诊断技术之一,已经被广泛应用于航空电子设备中,在航空领域以外的应用虽然还比较少,但也已经起步。随着电子设备维修性要求的提高以及设备本身要求具备检测隔离故障的能力以缩短维修时间,BIT在测试领域研究中将越来越重要。功能电路BIT系统是电子设备整机BIT系统的重要组成部分,因此从解决实际问题出发,对几种典型的功能电路进行BIT策略方案设计,并使用Multisim软件对所设计的BIT监测电路进行仿真,仿真结果表明,所设计的BIT电路是可靠及有效的。