基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

FPGA逻辑测试中的器件建模方法

在SoC设计中,用户可运用Verilog HDL语言对所需的电路进行描述,从而获得所需要的电路功能。在设计写入FPGA芯片之前,通常运用EDA工具对其逻辑功能进行充分模拟和测试。在测试时要模拟FPGA的支持器件的功能,此时就需要对这些器件进行建模,因而外围器件建模的好坏直接影响FPGA逻辑设计质量。针对FPGA逻辑测试提出了一种器件建模方法以及器件建模的一些规范,并结合实际项目说明了器件建模的基本过程。     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于FPGA的16QAM调制器设计与实现

简要介绍了星型16QAM调制原理,重点介绍了如何用大规模可编程逻辑器件FPGA实现16QAM数字调制系统的设计方法.该系统在QUARTUS Ⅱ环境下,利用Verilog HDL语言CYCLONE系列可编程芯片EP1C6Q240C8来实现整个设计,并在PCB板上进行了各功能验证.     

基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。     

FPGA芯片中的交叉开关设计

作为一种可重复使用的器件，现场可编程门阵列（FPGA）受到越来越多的关注，它以面积为代价换取使用的灵活性。在FPGA芯片的设计中，通过分析交叉开关结构的特点，将传输管逻辑应用于其中。采用这种传输管结构的交叉开关，大大降低了芯片实现所需的晶体管数目，减小了芯片的版图面积，从而提高了FPGA芯片的面积效能。     

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE10.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计.结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少.     

基于FPGA实现的SCI接口电路IP核的设计

在某些特殊应用场合,如数据采集,现场可编程逻辑器件(FPGA)需要借助微处理器来完成与上位机的数据通信,设计基于FPGA实现的通信接口电路IP核将大大提高FPGA器件的应用灵活性。本文以SCI通信接口电路为例详细阐述了接口电路的结构、工作原理;提出了基于复杂时序电路状态机嵌套的设计思想。给出了SCI接口电路的Verilog HDL语言描述及Xilinx ISE 6．1i平台下的仿真结果     

基于FPGA的AMOLED驱动控制系统设计

根据有机电致发光显示器件的显示原理,选用NEC公司的液晶驱动芯片并适当运用,利用视频解码芯片SAA7113H和Altera公司的低成本Cyclone FPGA器件,设计出一种驱动5.2in(320×3×240)彩色有源OLED视频显示的新方案,此方案可以实现各子像素64级灰度显示。本文详细介绍了系统组成结构和各部分的工作原理。在QuartusII软件开发环境下对FPGA内部各模块进行设计和仿真,并验证了方案的可行性。利用可编程逻辑器件FPGA的可编程特性,可以方便地设计出更高分辨率显示屏的驱动控制电路。该系统可作为一种测试OLED显示屏特性的平台。     

面向FPGA芯片开发的测试方法设计与实现

针对自主研发的SOI-CMOS工艺FPGA芯片VS1000,开发出一种FPGA测试工具(VVK)软件系统.VVK是借助Verilog HDL描述电路和UCF约束电路的特性开发并实现的全自动测试方法.其意义在于解决了设计FPGA芯片过程中面临的最冗繁棘手的验证和测试难题,可以实现FPGA全芯片、内部各种逻辑模块的功能结构的验证和测试.该工具可以用于FPGA流片前的行为级、晶体管级的仿真和验证、FPGA圆片测试、以及FPGA芯片抗辐照测试.验证和测试的结果证明了这套方法的正确性、高效性,同时这种测试方法也适用于其他架构FPGA的测试.     

基于FPGA超声波测距设计

文章介绍了一种超声波测距控制器设计方案,使用Microsemi公司的FPGA芯片搭建了测距系统硬件电路,然后利用Verilog HDL语言进行编程、仿真和调试,实现了预期任务要求。     

基于FPGA的出租车计价器设计

随着计算机技术的发展,传统的CAD电子技术已经不能满足日新月异且复杂的电子电路设计。取而代之的是在CAD技术基础上诞生的EDA技术,即计算机的电子设计自动化技术。随着EDA技术的发展,大规模可编程逻辑器件FPGA越来越受到大家的青睐,使用FPGA可编程逻辑器件作为控制芯片,利用VHDL语言对出租车计价器进行了描述与仿真,并对各个模块进行了设计,使得计价器逻辑电路上规模变小,减小了硬件消耗的同时,速度更快,能够更好地满足于市场的要求。     

真实FPGA器件下单粒子软错误评估工具设计

FPGA器件在航天领域应用广泛,然而在空间环境下,基于SRAM工艺的FPGA器件极易受到单粒子翻转(Single Event Upsets,SEU)影响而导致电路发生软错误。针对具有代表性的Xilinx Virtex系列器件进行了SEU评估方法的研究,设计并开发了一款面向Virtex器件的SEU效应评估工具,并与FPGA标准设计流程进行了有效融合。实验结果表明,提出的评估方法和工具对Virtex器件的SEU效应可以进行准确的评估,从而为FPGA结构设计和应用开发提供先于硬件实现的软件验证环境,对高可靠性FPGA芯片的研究、开发和设计都具有重要意义。     

基于FPGA的地震计标定信号发生器的设计与实现

为配合地震计电磁信息采集系统对地震计进行标定,设计一款基于FPGA的地震计标定信号发生器。以AlteraEP2C8T144C8型FPGA和16位串行DAC芯片DAC8560为核心,利用直接数字频率合成技术、m序列生成技术等产生地震计标定所需信号,设计电路对信号进行偏置、滤波、数字程控调幅、电压电流转换以输出特定的电压、电流信号。使用Verilog HDL语言实现系统软件。将标定信号发生器应用于实验室开发的地震电磁信息采集系统,结果表明,系统可产生地震计标定所需正弦波、方波、伪随机二进制信号,完成地震计标定工作。     

一种可重构的数字视频处理SoC芯片验证平台

为降低平板电视数字视频处理芯片开发的成本和周期、适应平板显示器件技术的快速更新,提出了一种基于FPGA的可重构的数字视频处理SoC芯片验证平台,并详细介绍了该验证平台主子板分离设计的思想和结构组成.基于该平台的数字视频处理芯片DTV100验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片开发周期、降低了成本.该平台已成功地应用在数字视频处理系列芯片开发的设计流程中.     

基于Verilog HDL的信号发生器的设计

旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器.在Altera公司的QuartusⅡ工具软件环境下,应用Verilog HDL语言完成了系统的设计,建立的程序工程下载至FPGA器件后,系统实验测试结果达到了预想效果.采用Verilog HDL语言编程来完成整个设计...     

基于对EPCS在线编程的FPGA可重构方法

介绍了一种基于对EPCS配置芯片在线编程方式实现的FPGA可重构方案。这种可重构方案主要是通过开发CPLD器件对EPCS系列的配置芯片进行在线重新烧写用户所需要的配置程序,从而达到重构FPGA系统的目的。文中详细地描述了这种FPGA可重构方案的设计思路以及实现方法。     

基于AHB总线的DMA控制器的实现与应用

本文通过对AMBA2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用Verilog HDL（硬件描述语言）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。