采用表面涂复方法改善ZnCdS荧光粉

一、引言真空荧光显示器(VFD)是一种三极管,它具有三个电极,即阴极,栅极和阳共振极。在灯丝阴极上涂有氧化钡、锶、铈。阴极加热时发射的电子被栅极和阳极的正电位加速并轰击在荧光粉上,在轰击过程中使荧光粉激发。VFD 类似于 CRT,但 VFD 的加速     

显示术语面面观

VFD(vacuum fluorescent display)真空荧光显示器真空荧光显示器(VFD)是由直热式阴极、栅极及涂有荧光粉的阳极构成的电真空显示器件,由阴极发射出来的电子在栅极的控制下加速碰撞阳极,阳极上按一定图形涂布的荧光粉被低速     

基于MAM的真空荧光显示器寿命预测

为了在短时间内得到真空荧光显示器(VFD)的寿命信息,降低寿命预测成本,通过加大阴极温度开展了恒定和步进应力加速寿命试验,建立了加速寿命试验模型,采用威布尔函数描述VFD的寿命分布,在图分析法(MAM)的基础上,基于MATLAB软件强大的计算和可视化绘图功能,绘制了威布尔概率双坐标纸,估计了加速参数,完成了VFD寿命的预测.试验数据的统计和分析结果表明,VFD在各加速应力水平下的失效机理不变,加速模型符合线性的阿伦尼斯方程,基于MATLAB的图分析法使得短时间内精确预测VFD的寿命成为可能.     

真空荧光显示器亮度特性的研究

为了确定真空荧光显示器(Vacuum Fluorescent Display,VFD)亮度特性(灯丝发射电流、电流分配系数、发光效率和亮度)与阳极电压的关系,缩短开发时间并提高新品开发的成功率,选取8种常见颜色荧光粉制作了8种型号的VFD实验样品,实测每个步长阳极电压下的灯丝发射电流、阳极电流以及亮度数据,利用最小二乘法得到了灯丝发射电流随阳极电压变化的关系,采用右逼近法分别给出了电流分配系数及发光效率的威布尔拟合公式,最终确定了亮度随阳极电压变化的计算表达式。研究结果表明,实验设计方案切实可行,灯丝发射电流、电流分配系数及发光效率随阳极电压变化的拟合公式精确度很高,亮度的计算值与实验值相比误差很小,便于在设计之初只需根据阳极电压设计值就能够获得VFD的亮度特性,为VFD的结构优化设计提供重要的理论依据和技术参考。     

威布尔分布下VFD恒定应力加速寿命试验与统计分析

为了精确地估计真空荧光显示器(VFD)的可靠性寿命,节省试验测试时间,通过建立加速寿命试验模型开展了4组恒定应力加速寿命试验,采用威布尔函数描述VFD寿命分布,利用最小二乘法(LSM)估计威布尔参数,完成了试验数据的统计分析,并自行开发了寿命预测软件,确定了加速寿命方程,实现了VFD的寿命估计。数值结果表明,试验设计方案是正确可行的,VFD的寿命服从威布尔分布,其加速模型符合线性阿伦尼斯方程,每个加速应力水平下VFD的失效机理不变,精确计算出的VFD寿命对其生产厂商和技术人员具有重要的指导意义。     

对数正态分布下基于MAM的VFD加速寿命试验研究

为了在较短时间内掌握真空荧光显示器(VFD)的寿命信息,节省寿命试验时间,通过开展两组恒定应力加速寿命试验和一组步进应力加速寿命试验,采用对数正态分布函数描述VFD的寿命分布,在图分析法(MAM)的基础上,基于MATLAB软件强大的计算和可视化绘图功能,绘制了对数正态概率双坐标纸,估计了对数均值和对数标准方差,完成了VFD恒定应力和步进应力加速寿命试验数据的统计和分析.结果表明,VFD寿命服从对数正态分布,其加速模型符合阿伦尼斯方程,基于MATLAB的图分析法来实现寿命数据处理是可行的,精确估算的加速参数使得快速预测VFD寿命成为可能.     

自动测试及其系统

0307891VFD 光电参数自动测试系统的研究[刊]/陆建钢//仪器仪表学报.—2002,23(6).—632～634,648(E)真空荧光显示(VFD)广泛应用于仪器仪表与家电等各个领域,它的光电特性的自动测试显得甚为迫切,这里提出了一种对 VFD 自动选型与测试的方法,以曲线拟合方式实现了对灯丝拐点电压的自动测试,为新型 VFD 的研制与检验提供了简单易行的工具。参2     

真空荧光显示用于汽车仪表

用薄膜工艺制作的真空荧光显示器(下均略号为VFD)已广泛用到汽车仪器上,因为它们具有极好的温度和湿度特性,而且便于阅读,不会产生驱动困难。汽车仪器面板上采用真空荧光显示器还具有设计灵活、可采用几种颜色、工作电压范围内的集成电路驱动能力强。视觉分辨力好、体积小、重量轻、可靠性高、价格合理等优点。用丝网印刷法可形成显示图形,而采用薄膜工艺能得到更好的设计图形。以低压激发荧光粉可产生多种颜色,有关VFD的性能改进工作一直在进行。     

试论真空荧光显示屏技术发展

真空荧光显示屏(VFD)是由阴极、栅极和表面涂有荧光粉的阳极真空电子管发展而来的,vFD以发光亮度高、多色显示容易、显示图案灵活、视角大、可靠性高和寿命长、自发光、驱动电压低等优点而被广泛地应用在各个领域.     

真空荧光显示屏恒定及步进应力加速寿命试验的研究

为了解决在较短的时间内预测真空荧光显示屏（VFD）寿命的问题,降低寿命预测成本,通过加大灯丝温度进行了恒定和步进应力相组合的加速寿命试验,研究制定了其加速寿命试验的设计方案。应用威布尔分布函数描述其寿命分布,利用最小二乘法完成了试验数据的统计和分析,并开发了寿命预测软件。研究结果表明．试验设计方案是正确可行的,VFD的寿命服从威布尔分布,其加速模型符合阿伦尼斯方程,加速参数的精确计算确保以后在很短的时间内便可估算出VFD在正常应力下的寿命。     

2.5D硅转接板TSV结构研究

针对结构参数对TSV可靠性影响不明确的问题,文中采用有限元分析和模型简化的方法,分析了TSV结构在温度循环条件下的应力应变分布,并进一步研究了铜柱直径、SiO₂层厚度以及TSV节距等结构参数对TSV结构可靠性的影响。结果表明,采用文中的方法简化模型后得出的结果拟合度在0.95以上;在TSV结构上施加温度循环载荷时,在SiO₂界面会出现应力集中,而在钝化层中会出现应变增大;改变铜柱直径、绝缘层厚度和TSV节距将显著影响TSV结构的可靠性;减小填充铜的直径、增加SiO₂层的厚度、增加TSV节距,都将有助于减小TSV结构的最大应力。     

基于扭转载荷的微尺度CSP焊点应力应变分析与优化

建立了微尺度芯片尺寸封装焊点有限元分析模型并对其进行扭转应力应变仿真分析与实验验证.分析了焊点材料、焊点直径、焊盘直径和焊点高度对焊点扭转应力应变的影响;以焊点材料、焊点直径、焊盘直径和焊点高度为设计变量,采用响应面法设计了29组不同水平组合的焊点模型并获取了相应焊点扭转应力,建立了焊点扭转应力与焊点结构参数的回归方程,结合遗传算法对焊点结构参数进行了优化.结果表明：焊点材料为SAC305时扭转应力应变最大,焊点最大扭转应力应变随焊点直径和焊盘直径增加而减小、随焊点高度增大而增大;最优焊点结构参数水平组合为：焊点材料SAC305、焊点直径0.22mm、焊盘直径0.14mm和焊点高度0.14mm;仿真验证表明最优焊点最大扭转应力下降了3.7MPa.     

Analysis for load limitation of square-shaped silicon diaphragms

Influences of residual stress on mechanical properties of boron-doped silicon diaphragms are analyzed. Considering the residual stress, the total stress analytical solutions for square-shaped boron-doped silicon diaphragms with small deflection and large deflection are presented. It is found that the residual stress should not be neglected in calculation of the total stress for diaphragms with large ratio of edge length to thickness. The load limitation P_max of the square-shaped boron-doped silicon diaphragms is calculated based on the total stress analytical solution and the Griffith fracture criterion. The results agree well with the reported experiments. Many micro-etch-holes were found on the surface of boron-doped silicon diaphragm made from wet etch process, and these holes cause great degradation of the load limitation P_max compared with perfect crystal silicon diaphragms.     

变频器中直流母线电容的纹波电流计算

针对变频器中直流母线电容的纹波电流是影响其产品寿命的关键因素之一,本文通过对其电路工作过程的分析确定出具体的计算公式,以此作为变频器中直流母线电容设计参考,提升变频器产品设计的可靠性。     

Effects of dimension parameters and defect on TSV thermal behavior for 3D IC packaging

Through Silicon Via (TSV) technology is a promising and preferred way to realize the reliable interconnection for 3D IC integration. The temperature changed in the processes of TSV manufacturing and chip using, due to the mismatch in the Coefficient of Thermal Expansion (CTE) of the materials used in TSV structure, significant thermal stress will be induced under the thermal load. These stresses may lead to various reliability issues. Dimension parameters and defects are the two factors affecting the thermal behavior of TSV. In order to optimize TSV design and the quality of via filling, a numerical model of Cu-filled TSV was established to simulate and analyze the effect of diameter, aspect ratio (AR) and defects on TSV thermal stress and deformation in this paper. Simulation results show that the equivalent stress and total deformation of TSV increases as the increase of the diameter of TSV. The effect of aspect ratio on equivalent stress is very little; however, it has a great impact on total deformation, especially for the large diameter of the TSV. Additionally, the effects of shape, size and location of defect on thermal stress were also investigated.     

三点弯曲法的PBGA封装实验测试

任何电子产品在进入市场之前的可靠性测试是十分重要的环节。为此,在之前的几十年中开发了多种类型的测试方法。一种广泛使用的测试方法便是线路板弯曲测试。进行可靠性测试的一个主要问题就是需要大量的测试样品,这是因为这种测试必须重复进行直到获得一致并满意的测量结果。其测试样品的设计,组装工艺和测试程序需要花费长期的时间。如果可靠性测试结果不满意,测试样品需要重新设计、重新生产、重新测试,这从商业的观点来看成本过高且低效。为简化可靠性测试程序,提出了计算模拟的方法在前期设计阶段来预测印制板组装线的可靠性。在目前的研究中,可靠性测试采用了三点弯曲测试法。实现了有限元模式确认及关于该模式应用的2种情况研究。     

冲击载荷下航天用PBGA焊点的优化设计

从动力学角度考虑PBGA焊点承受不同加速度情况下冲击载荷的情况,对PBGA焊点尺寸建立了正交设计表。运用有限元分析技术对该表中各种因素和水平分别进行有限元分析,运用数理统计对正交结果进行分析,在现有尺寸结构上提出了最优化设计。对各种因素进行了显著性分析及比较,得出在动力载荷下,焊点直径、高度等参数对焊点可靠性的影响比焊点位置参数对焊点可靠性的影响要低得多。在动力载荷下,焊点位置、形状变为可靠性设计的主要考虑因素。并通过扩大参数取值范围得到二次正交设计表验证了其正确性。     

Stress analysis in silicon die under different types of mechanical loading by finite element method (FEM)

Stress analysis is of crucial importance in the design of components and systems in the electronics industry. In this paper, the authors present a new strength criterion combined with finite element analysis (FEA) to predict the failure stress of silicon die. Several different models of pushers were designed to apply load in the vfBGA reliability test until some units failed the electrical test. Meanwhile, finite element analysis was performed in order to find the location of the highest stress and the expected modes of failure. In the simulation, a parametric study of the effect of different types of pushers on the internal stress of the die is carried out and the failure stress can be determined eventually. The potential for chip damage under certain pushers during electrical tests has been assessed and the relationship between the maximum principal stress and the thickness of the silicon die is also explored.