2.4GHz可变增益CMOS低噪声放大器设计

设计了一款工作在2.4GHz的可变增益CMOS低噪声放大器,电路采用HJKJ0.18μm CMOS工艺实现。测试结果表明,最高增益为11.5dB,此时电路的噪声系数小于3dB,增益变化范围为0～11.5dB。在1.8V电压下,电路工作电流为3mA。     

2-GHz CMOS射频低噪声放大器的设计与测试

本文采用CMOS工艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明,该放大器工作在2.04-GHz的中心频率上,3dB带宽约为110MHz,功率增益为22dB,NF小于3.3dB.测试结果与仿真结果能够很好地吻合.     

2.4 GHz CMOS低噪声放大器的设计

设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm.     

增益可控CMOS低噪声放大器

设计了采用SMIC0.18μm RF CMOS工艺的共源共栅NMOS结构的增益可变的差动式低噪声放大器。在考虑了ESD保护pad和封装寄生效应后,着重对低噪声放大器的输入阻抗匹配、增益以及共源共栅级联结构下的噪声系数、线性度等进行了一系列分析,并提出了优化措施。芯片测试结果表明:在1.56GHz中心频率下,-3dB带宽约为150MHz,输出最大电压增益为27dB,此时噪声系数NF约为2.33dB,IIP3约为4.0dBm,可变增益范围为7dB。在3.3V电源电压下消耗电流8.2mA。此设计方法可以应用到诸如GSM、GPS等无线接收机系统中。     

一种低噪声高线性度射频前端电路设计

介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。     

Using High Frequency Operational Amplifiers for Low Noise Design

In this paper we present a comprehensive noise and stability analysis of both the current feedback and the voltage feedback op-amp when connected as transimpedance amplifiers with capacitive current sources. It is generally assumed that the current feedback op-amp is noisier than the voltage feedback op-amp; we show how external component values play an important role in determining the total equivalent input noise current spectral density and show that the voltage feedback op-amp may, in certain cases, be noisier than the current feedback op-amp. Both amplifier types are compared in terms of stability, noise and bandwidth; we find that the current feedback op-amp is particularly suited for operation as a transimpedance amplifier. Theoretical analysis is confirmed by simulations of equivalent circuits of the current feedback op-amp and the voltage feedback op-amp, and simulations of the macro models of two high performance commercially available op-amps, namely the Elantec EL2260 current feedback op-amp and the Elantec EL2244 voltage feedback op-amp.     

0.9V2.4GHz CMOS低噪声放大器设计

使用TSMC0.18μm RF CMOS工艺,设计一个低电压折叠式共源共栅结构低噪声放大器(LNA).利用性能系数FoM(Figure of Merit)衡量其整体性能,并通过仿真找到使FoM最大的偏置电压.使用Cadence SpectreRF仿真表明,在0.9V电源下,2.4GHz处的反射系数良好.噪声系数NF仅为...     

一种新型2.4 GHz RF低噪声放大器的设计

提出了一种新型的低噪声放大器,在输入管的栅极加入一个电容,使放大器的噪声性能与增益都得到明显的改善。该电路基于Chartered 0.18μm CMOS工艺设计,工作频率为2.4GHz。仿真表明,在电流消耗为300μA的条件下,提出的低噪声放大器具有更好的噪声系数与增益,分别比传统的电感源极衰减低噪声放大器改善1.9 dB与5.3 dB。     

一种2.4 GHz低功耗可变增益低噪声放大器

设计了一种工作频率为2.4 GHz的低功耗可变增益低噪声放大器。针对不同的增益模式,采用不同的设计方法来满足不同的性能要求。在高增益模式下,通过理论分析,提出了一种新的定功耗约束条件下的噪声优化方法,考虑了栅匹配电感的损耗和输入端口的各种寄生效应,给出了简明而有效的设计公式和设计过程。在低增益模式下,提出了一种改进线性度的方法。采用TSMC 0.18 μm CMOS RF工艺进行了设计。后仿真结果表明,在功耗为1.8 mW时,最高增益为35 dB,对应的噪声系数为1.96 dB;最低增益为5 dB,对应的输入3阶交调点为3.2 dBm。     

采用噪声消除技术的3-5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器.该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数.低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm.采用1.8 V电源供电,电路总功耗约为20.5 mW.     

2.1GHz CMOS低噪声放大器

采用上海华虹NEC0.35μm标准CMOS工艺进行RFCMOS窄带低噪声放大器的设计和制作。测试结果表明,在2.1GHz时,输入驻波比1.1,输出驻波比1.5,增益18dB,噪声系数2.7dB,P-1dB输出功率9dBm。     

利用ADS 仿真设计射频宽带低噪声放大器

主要介绍了运用Agilent 公司的ADS 仿真软件进行宽带低噪声放大器的设计和仿真。选用FUJITSU 公司生产的砷化镓场效应管FHX13X,用ADS 软件进行设计、仿真和优化,实现了在2.5 GHz～3.5 GHz 较宽频带范围内,单级和两级宽带低噪声放大器的设计。     

一种2.2~4 GHz高增益低噪声放大器

采用0.25 μm GaAs赝配高电子迁移率晶体管(pHEMT)工艺,设计并实现了一种应用于5G通信2.2~4 GHz频段的高增益共源共栅低噪声放大器(LNA)。通过将并联RC负反馈与共栅接地电容结合,不使用源极电感,实现了宽带高增益的LNA设计。测试结果表明,2.2~4 GHz频段增益大于24 dB,输出3阶互调(OIP3)为28 dBm,噪声系数(NF)小于0.78 dB,功耗为190 mW,芯片面积为(810×710) μm²。综合指标(FOM)为14.4 dB,与同类LNA相比具有一定的优势。     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。     

一种5~6 GHz宽带全集成CMOS低噪声放大器

采用55 nm标准CMOS工艺,设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片,包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中,所有电感均为片上实现;采用Balun负载,实现信号的单端转差分输出;具备高低增益模式,以满足输入信号动态范围要求。测试结果表明,在高增益模式下该放大器的最大电压增益为20.2 dB,最小噪声系数为2.2 dB;在低增益模式下该放大器的最大电压增益为15 dB,最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm²,静态功耗为10.2 mW。     

低功耗CMOS射频低噪声放大器的设计

介绍了一个针对无线通讯应用的2.1 GHz低噪声放大器(LNA)的设计.该电路采用Chartered 0.25 μm CMOS工艺,电源电压为2.5 V,设计中使用了多个电感,详述了设计过程并给出了优化仿真结果. 模拟结果显示,该电路能提供21.63 dB的正向增益(S21),功耗为12.5 mW,噪声系数为2.1 dB,1 dB压缩点为-19.054 1 dBm.芯片面积为0.8 mm×0.6 mm.测试结果达到了设计指标,一致性良好.     

5~22GHz平坦高增益单片低噪声放大器

使用0.25μm G aA s PHEM T工艺技术,设计和制造了性能优良的5-22 GH z两级并联反馈单片低噪声放大器。在工作频率5-22 GH z内,测得增益G≥18 dB,带内增益波动ΔG≤±0.35 dB,噪声系数N F≤3.2 dB,输入输出驻波V SW R≤1.7,最小分贝压缩点输出功率P1dB≥10.5 dBm,电流增益效率达2.77 mA/dB。测试结果验证了设计的正确性。     

高线性低电压低噪声放大器的设计

研究了一种具有高线性的CMOS低噪声放大器,其工作电压可以低于1V.在这个电路中,加一个工作在线性区的辅助MOS管以提高线性特性.仿真表明这种方法可以提高输入三阶交截点,其代价远小于传统方法为获得1dB线性度改善而必须增加1dB功耗的代价.为了降低该电路中的共栅PMOS管的有载输入阻抗,不使其源极处的电压增益过大而降低电路的线性特性,必须优化其尺寸.仿真使用的模型是TSMC 0.18μm射频CMOS工艺库,仿真工具是Cadence的SpectreRF.     

高线性低电压低噪声放大器的设计

研究了一种具有高线性的CMOS低噪声放大器,其工作电压可以低于1V.在这个电路中,加一个工作在线性区的辅助MOS管以提高线性特性.仿真表明这种方法可以提高输入三阶交截点,其代价远小于传统方法为获得1dB线性度改善而必须增加1dB功耗的代价.为了降低该电路中的共栅PMOS管的有载输入阻抗,不使其源极处的电压增益过大而降低电路的线性特性,必须优化其尺寸.仿真使用的模型是TSMC0.18μm射频CMOS工艺库,仿真工具是Cadence的SpectreRF     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。