共查询到19条相似文献,搜索用时 140 毫秒
1.
2.
本文介绍了可重构计算技术的提出和历程,结合器件发展、重构方式和结构模式分析了基于FPGA的可重构计算技术原理,从设计、配置角度探讨了实现技术,并阐述了在多个领域的应用。根据存在的问题,提出了可重构计算技术的发展研究方向。 相似文献
3.
4.
周洲 《数字社区&智能家居》2011,(4)
可重构计算是一种介于ASIC和通用微处理器之间的新的提升计算机性能的方法,对于数字信号处理、流媒体技术、图像压缩、密码学、生物信息处理等计算密集型方面的应用,可重构计算技术可以发挥巨大的优势。基于具有较少重构时间的实时可编程逻辑器件(如FPGA)的用户可编程性,其可作为多种硬件资源使用。如果其配置信息可以迅速更改,则由逻辑器件实现的硬件功能也可实现迅速切换。硬件资源的大小是有限的,那些超过器件有效硬件资源的较大任务需要通过时域划分来解决。该文对可重构计算以及时域划分的定义、分类,国内外研究现状和常见的研究方法做了详细的描述,并综合分析了一系列时域划分算法并进行了相关比较。 相似文献
5.
介绍了一种基于ARM和FPGA的嵌入式控制系统,该系统既能独立运行又能在计算机辅助下运行,是一种兼具柔性和开放性的系统.利用ARM的强大的数据流转换功能和FPGA的快速配置能力,实现硬件可重构.给出了系统的总体结构、ARM和FPGA之间的通信设计,重点给出了基于Nios Ⅱ的嵌入式可重构底层控制设计,PWM功能模块在FPGA上的实现.设计的系统集成度高、灵活.实验表明系统具有高可靠性,能满足服务机器人外围器件多样性控制的要求.ARM和FPGA不仅可以并行运行处理数据,其之间又可以互相通信,实现了系统的扩展应用. 相似文献
6.
7.
由于应用种类、实时性以及处理效率等要求,高性能嵌入式计算硬件平台需要具备相当的计算能力以及一定的适应性。为此提出了一种基于Xilinx FPGA的动态可重构的片上系统设计方案。系统采用专用硬件来执行计算密集型任务,运用动态可重构技术来支持硬件处理模块功能的动态配置。研究了Xilinx可编程片上系统上的3种硬件加速方案:CPU协处理器、PLB扩展加速器和MPMC扩展加速器。实验数据表明MPMC加速器性能最优。在Vir-tex5 FPGA器件上实现了可动态重构的MPMC加速器,以128位AES加密、解密两个功能模块为例,从硬件资源占用率、重构延时等角度考察了可重构系统的特点。 相似文献
8.
9.
基于LPC总线的FPGA高速初始化配置系统设计 总被引:1,自引:0,他引:1
介绍了一种FPGA初始化配置的方法。根据FPGA配置的基本原理,基于LPC总线协议,采用CPLD Super-Flash模式。以高速Flash芯片49LF008A作为配置数据的存储器件,对CPLD器件XC95144编程产生实现初始化配置的时序逻辑,并实现LPC总线接口控制功能。设计出的基于LPC总线的配置电路,由于采用从并模式和存储芯片的高速读取,使得FPGA初始化配置速度得到极大提高,配置电路得到简化,同时实现配置系统成本降低的外在需求。 相似文献
10.
以安全重构元为基础,能够提供高灵活性、适应性和可扩展性安全服务的可重构安全计算系统已成为当前安全研究领域的热点问题.目前,关于重构机理的研究主要采取基于功能候选集的静态重构配置生成方法,可重构安全系统作为一种主动安全防御手段,应具有动态自动重构的能力,避免人工介入导致的脆弱性.针对动态自动可重构安全系统的建模以及配置生成过程的描述问题,提出了一种基于直觉主义逻辑扩展的动态自动可重构安全系统逻辑模型SSPE,给出了逻辑模型SSPE上的语法和推理规则,设计了基于SSPE的等级化安全重构元和安全需求建模和表达方法,并给出了基于映射关系的安全重构元描述向逻辑语言的转换规则.最后,以IPSec协议为例,阐述了可重构安全系统重构配置的动态自动推理生成过程.基于直觉主义逻辑的可重构安全系统建模和配置生成方法,为研究可重构安全系统的重构机理提供了新的思路和方法,具有重要的意义. 相似文献
11.
PipeRench: a reconfigurable architecture and compiler 总被引:1,自引:0,他引:1
With the proliferation of highly specialized embedded computer systems has come a diversification of workloads for computing devices. General-purpose processors are struggling to efficiently meet these applications' disparate needs, and custom hardware is rarely feasible. According to the authors, reconfigurable computing, which combines the flexibility of general-purpose processors with the efficiency of custom hardware, can provide the alternative. PipeRench and its associated compiler comprise the authors' new architecture for reconfigurable computing. Combined with a traditional digital signal processor, microcontroller or general-purpose processor, PipeRench can support a system's various computing needs without requiring custom hardware. The authors describe the PipeRench architecture and how it solves some of the pre-existing problems with FPGA architectures, such as logic granularity, configuration time, forward compatibility, hard constraints and compilation time 相似文献
12.
Field-programmable gate arrays (FPGAs) have travelled far from just being utilized as glue logic to an entire system solution. This is mostly due to their generalized re-configurable nature, lower non-recurring engineering (NRE) expense, and also fast time to market. Owing to the reconfigurable nature of FPGA, a new field called reconfigurable computing that can change the circuit configuration after hardware production came into existence. Application of re-configurable computing for self-adaptive hardware allows hardware to get adapt to various environmental conditions and different needs by swapping or loading disparate computational modules. This work proposes an effectual design methodology (enhanced DPR security system (EDPRSS)) utilized to execute high performance FPGA device in respect of low power consumption along with security for the area reduction. In the proposed technique, hash code generation (HCG) and encryption hardware accelerators can well be dynamically produced on FPGA utilizing partial re-configuration as stated by the application requisites. The system is competent to swap in or swap out the equivalent hardware accelerator during run time, which in turn diminishes the power and area. Here, 2 re-configurable partitions are produced for encryption and also HCG algorithm. Experiential outcomes proved that the proposed technique proffers better performance when contrasted to the other conventional systems. 相似文献
13.
14.
15.
鲁云萍 《计算机工程与应用》2005,41(36):52-56
随着通信和多媒体技术的发展,出现了大量新的应用模型,传统的嵌入式设备一般采用专用硬件芯片或者基于纯粹的软件方案,很难兼顾性能和灵活性两个方面的要求。为此,能够兼顾两者优点的可重配置系统越来越受到工业界和学术界的重视,成为研究的热点。文章对可重配置系统进行了综述,从可重配置系统的硬件和软件结构两个角度出发,介绍了相关的研究工作,并展望了其未来的发展方向。 相似文献
16.
17.
与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置.该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的... 相似文献
18.
19.
为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统。该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用OpenCL框架模型进行编程,以缩短FPGA的开发周期。为了验证该系统的性能,采用AES加密算法来测试该系统的计算性能,通过对不同长度的明文进行AES加密测试,并与CPU串行处理结果进行对比,得出:相比于单核FT-1500A CPU串行加密方式,采用可重构计算系统并行加密能够获得120多倍的加速比,且此加速比会随着明文长度的增加而成非线性增大。实验结果表明:基于国产CPU的可重构计算系统能够大幅提升国产平台的计算性能。 相似文献