共查询到19条相似文献,搜索用时 171 毫秒
1.
2.
本文对雷达导引头低噪声本振源的主要性能指标、基本类型和特点进行了讨论。着重分析了微波VCO的相位噪声特性,并提出双电调谐微波振荡器(IVCO)的相位噪声模型,对它具有宽调谐范围和低相位噪声等主要特点进行了初步探讨,同时指出低噪声本振源系统设计应当注意的问题,以及近在发展的方向。. 相似文献
3.
介绍微波被动比相测角的原理,利用ANSOFT高频电磁仿真软件HFSS设计圆形双臂阿基米德螺旋天线组合,天线组合的各项电性能指标均能满足微波宽带被动比相引信体制的要求,两天线进行中频比相的测试结果与理论计算结果吻合。 相似文献
4.
5.
6.
7.
8.
文中提出了获得宽带电调销相源的三种途径。主要对采用“粗”,“精”调谐结合的宽带双电调振荡器的直波锁相环进行了方案论证和系统设计,给出了环路参数设计、计算、选取的步骤和公式,特别对双环扩捕电路的计算进行了分析推导,给出了设计公式和计算值,最终给出了样机用于导引头中的测试结果. 相似文献
9.
10.
前端部件对毫米波辐射计的探测性能有很大影响,以往分析设计时一般只考虑前端部件的噪声系数而没有考虑其它性能参数的影响。分析了前端部件中本振源相位噪声和混频器本振射频端口隔离度对系统探测性能的影响,指出在距离较近时影响明显。给出了分析模型和分析函数公式,举例讨论了系统设计时对本振源相位噪声和混频器本振射频端口隔离度的选择。 相似文献
11.
12.
基于FPGA的高速AD采样设计 总被引:2,自引:0,他引:2
随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起了重要作用。本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。结果证明该设计灵活、简单、通用性强。 相似文献
13.
基于TSMC 0.13μm CMOS工艺设计了一款应用于数字电视中的CMOS宽带高线性低噪声放大器。该电路采用传统宽带低噪声放大器的改进结构。为了提高LNA的线性度,采用伏尔特拉级数分析了电路的非线性分量,并修正了传统的噪声抵消电路用于抵消整个电路的非线性分量。基于TSMC 0.13μm CMOS工艺对其进行了设计,仿真结果表明:此LNA在50-860 MHz频带内,增益为12.7-13.3 dB,噪声系数最小仅为1.2 dB,在1.2 V的电源电压下,工作电流为12.2 mA,并且其输入三阶交调点为9.7~14.2 dBm,取得了较高的线性度。 相似文献
14.
15.
本文针对脊喇叭小尺寸宽频带的特点,进行了阻抗匹配设计。首先确定了8~18GHz频段内可以单模工作的脊波导尺寸,并开展了第一次脊喇叭仿真设计。运用微分方法分析脊喇叭段的截止波长和阻抗渐变特性,找出第一次设计中低频端驻波比较大的原因,开展了第二次设计。在以上分析的基础上,综合考虑阻抗匹配和不连续面反射对驻波比的影响,通过HFSS软件进行仿真优化,最后得到了双频段内满足驻波比要求的结果。 相似文献
16.
曾源华 《导弹与航天运载技术》1995,(6):58-62
主要对低温推进剂发动机试验台的液氢系统常见技术故障技术了分析和总结,着重从低温系统设计正确性、试验工艺合理性,试验技术安全性以及节约试验经费等几个方面进行探讨与研究。 相似文献
17.
18.
19.