双拍双存储伪并行彩色像素设计

时间占空比对于时序混色彩色显示器的显示质量来说，非常重要。为了在微型系统中实现高占空比，我们提出了双拍双存储伪并行的彩色实现方法。本文将介绍双拍双存储伪并行彩色像素的设计及其特点。     

双拍双存储伪并行LCoS微显示器交流驱动的研究

双拍双存储式驱动的LCoS微显示器引入了一些新的问题，对此提出了应用于双拍双存储式驱动的LCoS微显示器的新的交流驱动方式，通过互补驱动信号电压和浮动公共电极电压相结合的方法，不但满足了LCoS的要求，而且降低了工作电压。     

基于Verilog HDL的ADS8322转换控制器设计

根据项目需求,采用Cyclone II系列EP2C8现场可编程逻辑门阵列（FPGA）作为控制核心,对16位高速模数转换芯片ADS8322进行控制,设计了一种基于Verilog硬件描述语言的ADS8322采样控制逻辑电路,该文详细阐明了ADS8322的特点和工作时序,采用有限状态机,实现了控制器电路的时序逻辑。同时给出采...     

基于Verilog HDL的并行序列检测器设计

Verilog HDL是目前世界上应用最广泛硬件描述语言之一,它的最大优点是设计与工艺分离,设计者在电路设计时可以不必过多考虑工艺实现的具体细节,只需根据系统设计要求,实加不同约束条件,即可设计出实际电路。本文应用Verilog HDL硬件描述语言设计并行序列检测器,当输入并行序列连续出现"10010"时输出高电平,并与常见的序列检测器设计方法比较,设计算法完善,包括所有出现的状态,应用Modelsim se6.5 进行功能仿真验证,经过仿真验证,设计正确。     

基于Verilog HDL语言的CAN总线控制器设计及验证

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络。测试结果表明所设计的CAN总线控制器能够完成设定的功能。     

基于Verilog HDL的信号处理板卡中双向端口的设计

选用Xilinx的Virtex-4芯片和TI公司C6000的DSP-TMS320C6713,设计一个高速信号(采集)处理板,介绍了其系统构成和各模块的逻辑框图.应用Verilog HDL语言对双向端口进行了描述,同时给出仿真初始化双向端口的方法.     

液晶的彩色显示实现方法

液晶显示器在很多领域得到应用，对应于不同类型的应用，液晶显示采用不同的形式工作。本文将对不同类型的液晶显示的彩色实现方法进行讨论。     

基于Verilog HDL的高效状态机设计

用Verilog HDL(硬件描述语言)进行有限状态机电路设计,由于设计方法不同,综合出来的电路结构、速度、面积和时延特性都会有很大的差别,甚至某些臃肿的电路还会产生难以预料的问题。因此,很有必要深入探讨在用Verilog HDL进行有限状态机设计中,如何简化电路结构、优化电路设计的问题。文中根据有限状态机的设计原理,描述了有限状态机设计的几种设计方法,分析了影响状态机设计时延、速度和电路综合面积问题,提出了一种高效状态机设计方法,并给出了基于Veril-og HDL程序综合得到的电路图,验证了方法的正确性。     

基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

基于Verilog HDL的信号发生器的设计

旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器.在Altera公司的QuartusⅡ工具软件环境下,应用Verilog HDL语言完成了系统的设计,建立的程序工程下载至FPGA器件后,系统实验测试结果达到了预想效果.采用Verilog HDL语言编程来完成整个设计...     

基于Verilog HDL的LED显示屏扫描控制模块的实现

基于AT89S52单片机和EPM7128SLC84可编程逻辑器件实现LED显示屏的硬件设计。EPM7128SLC84的应用，简化了系统的结构，提高了显示扫描速度。采用Verilog HDL对EPM7128SLC84进行编程，实现LED显示屏扫描控制模块的软件设计。     

基于Verilog HDL的ADC0809采样控制器设计

介绍了芯片ADC0809的工作原理和如何利用Verilog HDL硬件描述语言设计ADC0809采样控制电路，同时给出采样控制电路在Quartus Ⅱ4．0软件环境下的功能仿真波形，并通过Altera公司的CPLD器件EPIK30TC144—3和GW48EDA教学试验系统来实现A／D采样控制器。实践证明设计的电路能够稳定、可靠的工作。     

基于Verilog HDL的UART IP的设计

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用.介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果.结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中.     

基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。     

基于Verilog HDL的SVPWM算法的设计与仿真

空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点,广泛应用于三相电力系统中。基于硬件的FP-GA/CPLD芯片能满足该算法对处理速度、实时性、可靠性较高的要求,本文利用Verilog HDL实现空间矢量脉宽调制算法,设计24矢量7段式的实现方法,对转速调节和转矩调节进行仿真,验证了设计的实现结果与预期相符。     

基于Verilog HDL双向端口的设计与实现

在数字系统的FPGA设计中经常用到双向端口,即同时具有输入/输出功能的端口,而Verilog HDL描述的双向端口在某些情况下不能被直接赋值使用。介绍了基于Verilog HDL双向端口的三种实现方法:使用“assign”语句、元件例化(module instantiate)、图形与文本混合设计,说明了设计过程,并给出了相关程序及仿真波形。仿真结果与测试结果一致,说明该实现双向端口的方法可行。     

PDP信号存储处理IP核的设计与VerilogHDL实现

介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法,设计了一种具有伪轮廓消除功能的PDP信号存储处理IP核,作为PDP信号控制系统的核心部分,它具备通用的外部电路接口,有较强的可移植性和可复用性,稍加改动便可应用于不同类型和不同参数的PDP显示控制,缩短了设计周期。利用Verilog HDL语言中有限状态机和参数化设计思想对IP核进行了描述和设计,并在Xilinx公司的FPGA器件上实现了IP核的功能验证。