简讯

MM20型4096RAM定型投产 MM20是四机部1424研究所自行设计、研制成功的动态随机存贮器(如图)。芯片尺寸为4×4mm~2,集成度为10903元件/片;采用单管单元,单时钟全译码的电路形式,三态输出,4096字×1位带有一个片选,除一个时钟为12V外其余全与TTL电路相容。采用的管壳及管脚顺序与美国TI公司的TMS4030相同。     

采用鉬——多晶硅工艺的256K RAMNTT武藏野电气通讯实验室

本文介绍采用钼—多晶硅工艺的256K动态RAM。发展了包括电子束直接描绘和干法腐蚀工艺的1微米工艺技术。此外,利用作在同一片子上的电可编程序多晶硅电阻器,RAM设计成容(?)(?)。 电路的方框图显示在图1,每个128K方框包括2个64K位的基本单元和大约2K位的备用单元以及一个空读出电路。 备用单元连接到4对备用位线和两对备用字线。因为每对备用位线需要一个附加的读出放大器,所以每个方框里包括516个放大器。放大器包括能够得到高再生电压的耦合电容。放大器电路和工作波形示于图2,放大器以时钟φ_(D1)启动检测信号,以φ_(D2)     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

具有可变电阻负载的256k CMOS SRAM

在SRAM中,较小的单元面积和高速操作以及低功耗是达到成功发展的关键设计指标。本文将描述一种使用可变电阻负载和脉冲字线技术的256k(32k×8位)静态RAM,通过消除对内部时钟的静态RAM予充电时间来获得快速存取时间。这还使写周期中的功耗惊人地减少。一种具有多晶硅化物地线(V线)的存贮单元已经研制成功,产生的单元面积小于100μ~2。     

一种40ns 16kb EEPROM的设计与实现

基于0.35μmCMOS工艺,设计并实现了一个3.3V16kbEEPROM存储器。该电路采用2k×8的并行结构体系。通过优化设计灵敏放大器、位线译码和字线充放电等电路,加快了读取速度,典型值仅40ns;通过编程模式和编程电路的设计,提高了编程速度,页编程时间为2ms,等效于每字节62ms。重点研究了片上高压产生电路,提出了一种在不增加工艺难度和设计复杂度的情况下提供良好性能的电荷泵电路。电路的单元面积为11.27μm2,芯片尺寸约1.5mm2。     

无SRAM的H.264/AVC去块效应滤波器

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18m工艺下,综合后的等效逻辑门数只有16.8k。     

(二)微处理机

微处理机 虽然微处理机有时看作是微型计算机的同义词,但一般说来,微型计算机是由CPU,ROM,RAM,I/O等基本部份组成,微处理机多指其中的CPU芯片。CPU(Central Procecsing Unit)即中央运算处理单元,是计算机系统的核心部份,它控制、管理存贮器、输入输出接口(I/O)等部份的动作并对数据进行算术和逻辑运算。微型计算机与大型计算机不同,CPU中不包括程序存贮器和数据存贮器。把程序存贮器,数据存贮器,I/O以及CPU做在不同芯片上的微型计算机称为多片机,把上述这些部份做在一个芯片上的称之为单片机,其关系示如图1。     

三电平字线的4sns 256k CMOSSRAM

由于电路和工艺技术的不断进步,MOSRAM的密度仍在增加。特别是已经采用了几种新的电路技术,它们使高密度SRAM有低的速度功耗乘积。下面讨论的 32k×8位静态RAM包括一个与三电平字线相结合的地址渡越激活电路,它在1MHz时产生7mW的激活功率和40mA的峰值电流。获得了45ns的地址存取时间。     

高性能低功耗高速缓存的V-LRU RAM单周期清零技术

提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能。在四路组相联的高速缓存设计中,容量为16k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期。基于SMIC 0.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平。这种技术同样适用于对RAM需要单周期清空的场合。     

法国CNET-CNS研制的信号处理器电路

UPTS集成电路及其开发工具的介绍本电路是一个微处理机,其结构适应于一种特殊的功能类型:对用定点方式编码的数据表进行常规算术计算。它的计算能力很强,这是因为用了两个RAM把数据分开,这两个RAM与含有程序的ROM也是分开的,这样就能在存取一条指令时,同时存取两个数据。强的计算能力还来源于一些专门的计算单元:存贮地址计算单元、线连乘法器、逻辑与算术运算单元。此外,为了方便地将电路与其外围电路连接,还配备了两根各为16位的双向母线。第一根母线通过“信箱”交换来传送数据,电路的寻址空间为64K字。第二根母线通过一个通用的微处理机方便地控制电路(对内部存贮器和寄存器进行存取、停止存取,在程序任何一个输入点上重新运行)。该母线还能执行UPTS的指令输入,既能以内部ROM扩展方式,也能以在外部系统地存贮指令(仿真、小指     

不用接口电路的永久性RAM

美国英特尔公司研制出的2001型永久性随机存取存贮器(NVRAM)用于8位微型控制器和多路微处理机,不需要接口电路就可在同一条线路上输送地址和数据信息。在电源电压下降到4V 以下时,片上数据保护电路可以检测,这时内清除和写入电路被切断。用这种     

发展集成电路必须重视半导体设备

一、引言近二十年来,以集成电路(IC)和微计算机为中心的微电子技术发展十分迅速。集成电路已从小规模集成电路发展到了超大规模集成电路(VLSI)。目前已能大量生产第一代VLSI(16K位静态RAM~*、64K位动态RAM及16位微处理器);科研水平是第二代VLSI(64K位静态RAM、256K位动态RAM及32位微处理器);今年将发表256K位静态RAM。在整个七十年代中,电路的集成度平均每两年提高4倍,每块电路     

全静态16K位本体CMOS RAM

本文要报导一种采用高密度硅栅本体CMOS工艺和基本的6管CMOS RAM 单元电路的全静态16K CMOS RAM。存贮器的典型存取时间为95毫微秒,动态功耗200毫瓦,静态功耗小于1毫瓦。 用双层多晶硅MOS工艺已经能够制造带多晶硅负载的16K静态RAM。但是这种RAM的静态电流比较大,这是因为负载电阻要保持低的数值,以弥补工艺上的起伏。另一方面,6管的CMOS RAM单元却有许多优点,尤其是工作范围宽,静态功耗低。可是因为单元是由四个NMOS管交叉耦合的触发器和两个PMOS负载管组成的,从而使单元面积增加,这样要使16K CMOS RAM达到所要求的器件性能,就要用特别紧的布线标准。     

CMOS存贮器

半导体存贮器取代磁心存贮器而成为存贮器市场的主要主品,可以予见,今后将更迅速地向大容量和高速化方向发展,NMOS RAM领域内,16K的动态存贮器和AK的静态存贮器已经商品化。即使对于将PMOS和NMOS作在同一个片子上的互补器件CMOS RAM领域,也在朝大容量化和高速化进展本公司已生产出1K位的CMOS RAM。研制了目前世界领先的1024字×4位的C~2MOS静态存贮器TC50419,并已作为正式商品,参见表1,图1。     

制作高集成度动态RAM的各种单管单元结构的综合比较

大容量MOS动态RAM的进展显著。促进这种进展的基本技术之一是单管单元。存储单元的设计左右着存储器芯片的整个设计。根据字线和数据线(位线)的结构,可以将在16K位阶段中已成为主流的单管单元分为几种。作者通过综合性的评价,主张对高集成度动态RAM采用低阻材料的字线形成的折叠式数据线最为合适。 集成度一但从256K位提高到1M位以上,信号电荷量的减少就成为问题。为了改善这一点,作为单管单元介绍堆积型和开槽型结构。也要涉及到最近的CMOS化的倾向。作者认为,最重要的是成本,目前尚未见到能取代单管单元的实用单元。     

微计算机程序设计三例

<正> 1.颠倒数据存贮顺序的程序当脱机运用时,象数字卷积,快速付里叶变换和离散型付里叶变换这些计算需要颠倒所贮存数据的顺序。通常,是把数据写入另一个存贮字块,但这种方法需要足够大的存贮两倍数据的附加存贮器。这种情况在微计算机系统内是不理想的。另一种方法就是以成对码的方法对换第一个和最后一个记忆位置的数据字节,然后对换第二个和倒数第二个记忆位置的数据字节,以此类推。这样,如果在存贮字块中有k+1数据字节,那么完成数据颠倒就需要k/2次对换(若k+1为奇数)或(k十1)/2次对换(若k+1为偶数)。设第一个存贮位置是m,最后一个存贮位置是m+k。存贮器用k+1个记忆位置来存放     

多能级分子存贮器

在存贮器单元中,一个比特的信息为0或1。在数据存贮器件中欲将更多的数据填入固定区域,一个方法是在一个存贮单元存入1比特以上的信息。目前的记录保持者为硅闪光存贮器,每个存贮单元有两个比特,但再多就很困难,     

用激光修复集成电路

用激光调整单片集成电路是半导体加工提出很久的一个问题。美国Teradyne公司提出一种特别适用于存贮器的检测方法，它能提髙其加工效率和改进其特性分散性。有一种改进存贮器集成电路VLSI加工效率的简单方法，就是使用电路的多余行列对其修复。其过程是：首先测试集成电路，确定它的缺陷位置,然后对其修复。     

CPU和智能I/O控制的多总线板

据《microprocessors and microsystems》1985年6月第5期报道:美国metacomp公司为多总线制作了CPU和智能I/O控制器。MPA2000单板机使用一个iAPX处理器装置,其工作率频为8MH_z。这种单板机能提供一个具有奇偶校验12k字节到512k字节的动态RAM和提供最大容量为256k字节的四个EPROM插座,其中有两个EPROM插座可以配置静态RAM或E~2PROM。     

AVS帧内预测算法分析及VLSI实现

文中提出了一种应用于AVS高清实时解码器的VLSI实现.分析了AVS帧内预测算法的特点,提出了一种所有亮度预测模式和前三种色度预测模式通用的运算单元,为第四种色度预测模式设计了独立的运算单元,并充分复用样本寄存器的方法,提高了资源利用率.该VLSI实现每个时钟周期输出8个预测数据,采用0.18 μmCMOS工艺库综合,电路规模为4.4万门,最高工作频率200MHz.