VDMOS结构击穿电压的设计与分析

本文引用了附加有浮动电位保护环和场板的ＶＤＭＯＳ结构击穿电压的解析表达式，描述了浮动电位保护环和场板效应和穿通击穿电压的改进，经比较理论结果与测量数据有效好的一致性。     

一种VLD结构VDMOS终端设计

垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor,VDMOS)终端设计中,场限环结构被广泛应用,但随着器件耐压的增加,场限环终端在效率、占用面积方面的劣势也越发明显。结合横向变掺杂的原理,在成熟的场限环工艺基础上,只更改深阱杂质注入窗口大小与距离,设计了一种800 V VDMOS终端结构,击穿电压仿真值达到938.5 V,为平行平面结击穿电压的93.29%,有效终端长度仅为137.4 μm。     

一种新型的双槽栅结构高压MOSFET

设计了一种能减小导通电阻并提高击穿电压的功率MOSFET。分析了击穿电压与外延浓度、耗尽层宽度、电阻率之间的关系。采用计算机仿真软件TCAD,对500 V、4 A下的N沟道MOSFET进行仿真验证。结果表明,相比传统VDMOS,双槽栅新型MOSFET的导通电阻减小了15.9%,反向击穿电压提升了2.8%。在工艺流程上减少了JFET退火工艺,仅增加了一层掩膜。     

VDMOS栅引线脱落引起的阈值电压测试错误分析

讨论了栅引线脱落导致栅悬空条件下,VDMOS器件的电流传输过程。通过器件测试与仿真,指出栅引线脱落引起阈值电压测试错误的原因。提出一种将传统“两线法”与“三线法”相结合的阈值电压测试方法,避免栅引线脱落导致阈值电压测试的误判。     

基于VDMOS结构的浮栅MOS存储机理的核辐射探测器

本文介绍基于VDMOS结构的浮栅MOS管存储机理核辐射探测器的基本概念,简要介绍了浮栅MOS管的结构设计、制作和测试。     

一种基于VDMOS技术的浅沟槽平面栅MOSFET新结构

本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET（TPMOS）新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。     

700 V VDMOS设计

主要研究高压VDMOS器件的设计方法.理论分析了VDMOS结构参数与其主要性能的关系.按700V VDMOS器件击穿电压和导通电阻的设计要求给出基本的结构参数,并在此基础上通过数值模拟的方法进行优化.重点讨论外延电阻率及厚度,栅的长度和PBODY结深对VDMOS器件BV和Rdson的影响,最终得到了满足器件设计要求的最佳结构参数.同时还分析了集成电路中的VDMOS与普通分立VDMOS器件在器件结构设计上的主要差别.     

用虚拟制造设计低压功率VDMOS

采用虚拟制造方法设计了低压功率VDMOS器件,并对其进行结构参数、物理参数和电性能参数的模拟测试,确定了器件的物理结构.通过对这些参数和电学特性的分析,进一步优化设计,最终获得了满意的设计参数和性能.     

一种集成RC吸收器的低EMI分离栅VDMOS

为满足高速、高集成度和低EMI的要求,提出了一种分离栅VDMOS器件。通过在JFET区集成梳状MOS电容、漂移区电阻,构成内部集成RC吸收器,减小了器件关断过程中漏端电压斜率dV_ds/dt和电流斜率dI_d/dt。仿真结果表明,相比于常规VDMOS,该VDMOS的漏端过冲电压从535 V降低到283 V,抖动频率从42 MHz降低到33 MHz,抖动持续时间从65 ns缩短到30 ns。     

一种改善功率VDMOS单粒子栅穿的新结构研究

本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。     

一种减少VDMOS寄生电容的新结构

分析影响VDMOS开关特性的各部分电容结构及参数,为了减少寄生电容,提高开关速度,在此提出一种减少VDMOS寄生电容的新型结构.该方法是部分去除传统VDMOS的neck区多晶硅条,并利用多晶硅作掩模注入P型区,改变VDMOS栅下耗尽区形状,减小寄生电容.在此增加了neck区宽度,并增加了P阱注入.利用TCAD工具模拟,结果表明:这种新型结构与传统VDMOS相比,能有效减小器件的寄生电容,减少橱电荷量,提高开关时间,提高器件的动态性能.     

高压功率VDMOS管的设计研制

随着功率电子器件进一步向高压、高频、大电流方向发展,VDMOS晶体管的市场将会越来越广阔。通过综合各种模型,优化外延层厚度和掺杂浓度。设计了高压VDMOS器件的元胞图形以及器件尺寸,并在终端利用新的思路,从而提高了漏源击穿电压,基于理论分析在工艺上成功实现了耐压为500V,导通电流为3A的功率VDMOS器件。     

900V超结VDMOS的设计

超结MOSFET具有优越的静态直流特性.在已有成功设计600V超结VDMOS经验的基础上,提出了相应的工艺方法.利用TCAD仿真软件,对主要的工艺参数和器件电学参数进行仿真优化,得到击穿电压为929 V、比导通电阻为23.67mΩ·cm2的超结VDMOS.     

基于阈值电压漂移的VDMOS寿命评价

随着DC/DC电源的快速发展,作为其中的开关管,VDMOS器件的可靠性一直受到关注.基于VDMOS阈值电压漂移的失效机理研究,对DC/DC电源上的VDMOS器件进行寿命评价;在135 ℃、150 ℃和165 ℃三种温度下进行加速老化试验,以阈值漂移量20 mV为失效判据,利用Arrhenius模型对试验结果进行分析,得到其失效激活能为1.18 eV,推算出其工作状态下的中位寿命特征值为4.0×105 h.分析认为,引起阈值电压漂移的原因主要是界面态电荷的积累.     

100 V N沟道VDMOS寄生电容研究

从结构上对一种N沟道VDMOS器件的寄生电容进行研究,确定了栅氧化层厚度和多晶线宽是影响VDMOS器件寄生电容的主要因素;使用TCAD工具,对栅氧化层厚度和多晶线宽的变化对各个寄生电容的影响进行半定量分析,得到栅氧化层厚度每变化1 nm,关断时间变化4.9 ns和多晶线宽每变化0.2 μm,关断时间变化2.7 ns的结论,与实际测试结果吻合较好.将该结论用于100 V/N沟道VDMOS器件关断时间的精确控制,关断时间控制精度达到±10 ns,满足VDMOS芯片制造要求.     

VDMOS场效应晶体管的研究与进展

介绍了新一代电力电子器件VDMOS的发展概况及工作原理，分析了其技术特点与优势，重点阐述了近年来国际上VDMOS在高压大电流及低压大电流方面所取得的理论及技术突破，通过不断改进的沟槽技术以及封装工艺提高了器件的整体性能，而Superjunction新结构、SiC新材料的采用突破了Si的高压应用理论极限。最后对未来的研究方向作了展望。     

响应曲面法在VDMOS设计中的应用

响应曲面法(Response Surface Methodology)是数学方法和统计方法相结合的产物,是用来对所感兴趣的问题进行建模和分析的一种方法。其利用合理的实验设计方法并通过实验得到一定数据,采用复合中心来拟合因素与响应值之间的预测模型,通过对模型的分析来寻求最优设计参数和流程的最佳操作设置,从而解决多变量的实验问题。该方法可应用在VDMOS功率器件设计中,可以使VDMOS设计人员更加直观地从多个复杂的设计参数匹配中寻找到最有价值的匹配,大大方便了VDMOS设计人员。同时,该方法也可以大大降低器件设计及生产过程中的时间和成本。     

VDMOS管的特性及在电子镇流器中的应用

本文主要介绍VDMOS管的制造工艺与结构,并将VDMOS管的特性与双极晶体管作比较,突出了VDMOS管在电子镇流器中作为开关管的优势,对VD－MOS管在电子镇流器中的具体使用条件作了说明。     

500V VDMOS功率器件终端结构设计

本文论述了VDMOS器件的一种场板-分压环结合的终端结构。对1.5A/500V功率器件进行了分析和设计,并给出了终端电场分布的模拟结果。投片试制结果与设计预期参数相符。