Turbo乘积码在衰落信道中的应用

基于Turbo乘积码的编译码原理,利用Matlab仿真工具,对以(64,57,4)扩展汉明码为子码的Turbo乘积码进行迭代次数、量化比特数等不同参数的性能仿真,根据仿真结果选取最佳的设计参数,同时通过仿真给出了Turbo乘积码在衰落信道中的应用效果。结合Matlab仿真,在Quartus环境中完成编译码算法的硬件设计与调试,并将其应用到无线通信调制解调器中。测试结果表明,Turbo乘积码显著改善了调制解调器在衰落信道中的误码性能。     

基于VHDL的TPC译码器设计

Turbo乘积码是一种性能卓越的前向纠错码,具有译码复杂度低,且在低信噪比时可以获得近似最优的性能。介绍基于Chase算法的Turbo乘积码软入软出（SISO）迭代译码算法,提出基于VHDL硬件描述语言的TPC译码器设计方案,并在FPGA芯片上进行了仿真和验证。仿真结果证明该译码器有很大的实用性和灵活性。     

Turbo乘积码仿真研究

Turbo codes译码算法的核心是软输入/软输出迭代译码,把这种思想应用于乘积码的译码中,得到了Turbo乘积码(TPC)迭代译码算法。介绍了基于扩展汉明码的乘积码的迭代译码算法,时该算法在AWGN信道中的译码性能进行了仿真。     

高速通信系统中Turbo乘积码的研究

Turbo乘积码是一类易于硬件实现高速迭代译码的分组码。对Turbo乘积码软输入软输出迭代译码算法进行了分析。将Turbo乘积码与QAM调制结合起来,提出了一种简化的、便于硬件实现的联合解调译码方案。仿真结果表明这种简化方案对译码性能影响很小。     

并行级联分组码的一种新的迭代译码算法

并行级联分组码比串行级联分组码具有更高的码率,基于LLR计算的Turbo迭代译码算法使其内外分量码均做到了软判决译码。通过引入校正因子a（m）,将接收信息与子译码器的输出软信息进行线性叠加反馈能在省去繁琐的LLR计算的情况下实现并行级联分组码的Turbo迭代译码。仿真研究表明,若将译码器的输出进行简单的相关运算,可进一步改善译码器性能。     

基于FPGA的TPC编译码器设计与实现

介绍了Turbo乘积码(TPC)的编译码原理,并对TPC码字结构进行了分析。在高斯信道下给出了子码为扩展汉明码(64,57,4)的TPC码的误码率性能,并对编译码器的模块设计进行说明,同时采用Altera公司的EP2S180芯片完成了方案验证。结果表明,在系统时钟为100 MHz的情况下,译码时延约为44 μs,可较好地满足实时性需求。     

一种确定Turbo乘积码迭代因子的方法

提出一种确定Turbo乘积码迭代因子的算法。建立信道模型,生成测试软信息R;生成一组备选迭代因子向量,在备选迭代因子空间里用MATLAB仿真Chase-Pyndiah迭代译码算法流程,选择最优的迭代因子;迭代因子优劣的判据为迭代译码器的误码率以及迭代次数。实验结果表明,最优迭代因子有效地加速了迭代译码器的收敛速度,降低了译码的功耗。     

基于迭代处理的PCMA混合信号解调/译码算法

针对成对载波多址信号的分离,在实现信道参数估计且完成干扰抵消的基础上,该文利用信道编码信息提出一种联合线性最小均方误差(Minimum Mean-Square Error, MMSE)均衡和软译码的迭代解调/译码算法。该算法在均衡过程中利用译码后反馈的先验统计量来改善解调性能,重点研究了均衡与译码间的信息交互以及参数估计误差对解调性能的影响。仿真结果表明,对子码为(64,57,4)扩展BCH码的Turbo乘积码(Turbo Product Codes, TPC),采用QPSK调制且误比特率为10-3时,经过2次迭代能获得近4 dB的信噪比增益;采用8PSK调制且Es/N0大于20 dB时,经过2次迭代能将误比特率至少提升2个数量级。     

宽带移动通信中Turbo乘积码的仿真研究

推出了一种新型的纠错码——Turbo乘积码(TPC),描述了Turbo乘积码的编译码基本思想,详细地分析了TPC的Turbo软迭代译码的核心思想,并对AWGN信道和瑞利衰落信道下的TPC的译码性能做了仿真分析,从仿真结果可以看出,在高编码效率时,TPC不仅具有更高的码率,而且可以获得很好的误码率性能,所以乘积码的软迭代译码方案有很好的应用性,在未来的宽带移动通信中具有广阔的应用前景。     

BCH-Turbo编码的设计与仿真实现

本文针对Turbo码在低信噪比下迭代次数多、译码时延长问题,在分析了Turbo码的编译码原理和算法基础上,提出一种可以有效降低平均迭代次数、减少译码时延的基于BCH迭代停止准则的Turbo码迭代译码的设计方案。本方案采用BCH码作为Turbo迭代译码的停止准则。并对每一个分量译码器结果都进行判断。可提前停止迭代。通过Monte Carlo仿真表明在AWGN信道下,误码率有所降低。Turbo码译码的平均迭代次数与交叉熵准则相比有明显下降。本文还分析了BCH码编码效率和分组长度的选择对系统性能的影响。     

一种低复杂度Turbo乘积码自适应Chase译码算法

针对Turbo乘积码(Turbo Product Codes, TPCs)中的译码问题,该文提出一种全新的低复杂度TPC自适应Chase迭代译码算法。与已有的报道不同,在译码过程中,新算法首先统计TPC码块内每一行(列)产生的代数译码后的备选序列与接收序列的相同最小欧氏距离的个数,然后根据统计结果,按照算法步骤调整译码所需的不可靠位数值。通过Monte Carlo仿真可验证,当TPC行列编码采用相同的扩展汉明码,且编码效率为0.879时,该算法与Pyndiah采用固定不可靠位数值迭代译码算法相比,在误码率BER为10-4处仅损失约0.08 dB的性能,但是译码平均复杂度降低可达到约40.4%。     

软输入/软输出迭代译码算法的研究与设计

对软输入/软输出迭代译码算法进行了理论研究,分析该算法的共性,并以Turbo 乘积码的性能仿真说明迭代译码对译码性能的影响,还以理论研究为基础,对迭代译码算法进行了硬件设计,重点探讨了Turbo 乘积码的译码算法硬件设计.     

Fast Chase algorithm with an application in turbo decoding

Turbo product codes (TPCs) provide an attractive alternative to recursive systematic convolutional (RSC)-based turbo systems. Rather than employ trellis-based decoders, an algebraic decoder may be repeatedly employed in a low-complexity, soft-input/soft-output errors-and-erasures decoder such as the Chase algorithm. Taking motivation from efficient forced erasure decoders, this implementation re-orders the Chase algorithm's repeated decodings such that the inherent computational redundancy is greatly reduced without degrading performance. The result is a highly efficient fast Chase implementation. The algorithm presented here is principally applicable to single error-correcting codes although consideration is also given to the more general case. The new decoder's value in practical turbo schemes is demonstrated via application to decoding of the (64,57,4) extended Hamming TPC     

A parallel decoder for low latency decoding of turbo product codes

There has been intensive focus on turbo product codes (TPCs) which have low decoding complexity and achieve near-optimum performances at low signal-to-noise ratios. Different than the original TPC decoder, which performs row and column decoding in a serial fashion, we propose a parallel decoder structure. Simulation results show that with this approach, decoding latency of TPCs can be halved while maintaining virtually the same performance level     

Turbo译码器在数据协调中的应用与仿真

Turbo码以其几乎接近Shannon理论极限的译码性能而成为目前为止最好的信道编码方案。为了减少信道传输引起的误码,提高传输可靠性,设计了一种基于SOVA算法的Turbo译码器,并介绍了Turbo译码器在数据协调中的应用。与传统的Turbo译码器相比,增加了两个权重模块,这样可提高译码的性能。同时,通过Matlab仿真,验证了所设计的Turbo译码器功能的正确性。     

一种合并状态度量计算的高效并行Turbo码译码器结构设计及FPGA实现

为满足无线通信中高吞吐、低功耗的要求,并行译码器的结构设计得到了广泛的关注。基于并行Turbo码译码算法,研究了前后向度量计算中的对称性,提出了一种基于前后向合并计算的高效并行Turbo码译码器结构设计方案,并进行现场可编程门阵列(field-programmable gate array,FPGA)实现。结果表明,与已有的并行Turbo码译码器结构相比,本文提出的设计结构使状态度量计算模块的逻辑资源降低50%左右,动态功耗在125 MHz频率下降低5.26%,同时译码性能与并行算法的译码性能接近。     

应用于高速光通信中的Turbo乘积码的HIHO译码算法

This paper presents a new Hard-Input Hard-Output (HIHO) iterative decoding algorithm for Turbo Product Codes (TPC), and especially describes the BCH-TPC codes aiming to alleviate error propagation and lower error floor. This algorithm mainly emphasizes a decision mechanism for bit-flips, which thoroughly evaluates four different aspects of the decoding process, properly weighs and combines their respective reliability measures, and then employs the combined measure to make a judgment with regard to whether any particular bit should be flipped or not. Simulations result in a very steep Bit Error Rate (BER) curve indicating that a high-level net coding gain can be expected with a reasonable complexity. The simplicity and effectiveness of this HIHO decoding algorithm makes it a promising candidate for the application in future high-speed fiber optical communications.