基于Cadence的数据采集系统信号完整性仿真与优化

摘要: 本文主要介绍高速数据采集系统工作原理以及设计中存在的信号完整性问题,使用EDA工具Cadence设计数据采集的印制板。通过Cadence软件建立关键信号拓扑结构,进行串扰、布线等与信号质量相关的参数仿真, 从仿真波形中可以测量出与信号时序相关的参数,根据仿真结果对PCB板布线进行优化,总结出部分设计规则。     

MPC8379E与DDR2之间的PCB布线及仿真设计

研究了MPC8379E处理器的相关资料和DDR2的特性,以及它们之间PCB布线的规则和仿真设计.由于MPC8379E和DDR2都具有相当高的工作频率,所以他们之间的走线必须满足高速PCB布线规则,还要结合实际系统中的层叠、阻抗等,采取特殊布线方法.本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性.     

高速大容量存储电路板的信号性能分析研究

针对高速电路的PCB设计中拓扑结构产生的信号完整性问题,以TI8168芯片与高速多片DDR3的互联为背景,通过分析高速电路板中的总线拓扑结构,研究高速电路板的布线原理和信号完整性理论,提出一种T型与Fly-by相结合的拓扑结构和信号反射控制方法,采用Cadence软件中的Sig Xplorer软件进行仿真。结果表明,这种拓扑结构既解决了Fly-by结构中接收端信号的时延和实际布线困难的问题,又优化了T型拓扑中多片DDR3接收端端接的复杂问题,有效地消除了信号的延时和反射,从而保证了信号的完整性。     

基于SRAM乒乓缓存信号完整性分析

为保证电子学系统运行的可靠性,分析电路芯片间传输信号的时序和质量至关重要。基于一块航天应用的图像数据压缩电路,在电路设计、调试过程中引入信号完整性设计方法学,对电路关键网络乒乓缓存电路进行信号完整性分析。在layout前利用Hyperlynx软件对电路进行前仿真得出FPGA的管脚约束和布局布线约束,在layout后利用Ansys软件对电路进行后仿真观察布线后信号波形和时序,电路板实际加工后测量信号的波形与仿真结果一致,电路设计一次通过,大大缩短了电路的调试时间,对类似设计有一定的借鉴意义。     

基于信号完整性仿真的高速电路板设计研究

随着电子设备信号传输速率的提高,电路板布线密度增大,PCB设计对信号完整性的影响越来越大.为了解决电子产品设计初期信号完整性问题,以DDR4高速并行总线为例,改变DDR4数据传输线PCB设计参数,采用无码间干扰方法仿真测试,得到合理的PCB布线方法,提高信号的完整性.同时对网络负载端阻抗不匹配问题进行RC并联阻抗匹配优...     

Cadence的PSD软件在C6000平台设计中的应用

Cadence公司的PSD软件是一种能提供从建库、原理图输入、信号仿真、PCB设计、自动 布线等全流程的EDA工具,为高速PCB设计中采用自上而下的设计方法提供了比较完善的解决方案。 介绍了在C6000平台设计中使用Cadence的PSD软件工具。采用自上而下的设计方法解决高速PCB设 计信号完整性问题,从而避开了过去完全靠经验来设计的老方法,使产品的可靠性、稳定性得到保证,并 使开发效率和产品的性能得到较大提高。     

DDR3与FPGA接口的高速电路板信号完整性分析

由于芯片频率的提高,现今高速PCB设计的信号完整性问题的分析已经成为不可忽略的关键环节。以FPGA控制DDR3 SDRAM读写数据的高速PCB板为硬件平台,论述高速PCB设计中的反射、串扰等信号完整问题并以Cadence公司的SPECCTRAQuest仿真器作为仿真工具,提出并验证了抑制反射和串扰的方法。仿真结果表明,端接电阻可抑制反射,且不同端接方式以及驱动端频率不同,抑制反射的效果有所不同;改变布线间距及走线长度可抑制串扰。通过布线前和布线后的仿真来指导PCB的设计,保证了硬件平台的正常工作。     

高速电路中的信号完整性及仿真

为在高速数字系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响巨大。针对高速PCB设计要求讨论了设计中涉及的延迟、反射、串扰等信号完整性问题,分析了各种破坏信号完整性的原因,并提供了改善信号完整性的对策。通过采用Cadence/SpecctraQuest仿真工具对一ARM9核心板电路板中的高速SDRAM时钟信号线的布局布线后的仿真,给处了由于没有阻抗不匹配造成设计失败的实例,重点分析了高速电路板中存在的阻抗匹配问题,并给出了利用Cadence/SpecctraQuest解决信号完整性问题办法。     

1.25 G光纤收发器SFP设计与仿真

对千兆SFP光纤收发器中控制电路参数设计及利用Cadence软件进行仿真展开了一定的探讨,提出千兆SFP光纤收发器中控制电路设计方案,分析了光发射模块和接收模块的性能,主要研究了在Cadence互连设计软件平台中,利用高速电路设计和信号完整性的理论,采用仿真分析的方法,对千兆SFP光收发模块进行板级分析设计,并对接收部分MAX3748芯片的SPICE模型的I/O口、MAX3744与MAX3748接口、SFP光收发模块布线进行了仿真分析,从而使电路性能达到最优化.     

基于Cadence—Allegro的高速PCB设计信号完整性分析与仿真

信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Cadence．Alkgro软件的Specctraquest和Sigxp组件工具时设计的高速14位ADC／DAC应用景婉实制进行了SI仿真与分析,验证了常见SI问题解决方法的正确性。     

高速电路板的电磁兼容性分析

文章介绍了基于信号完整性（SI）、电源完整性（PI）与电磁兼容性（EMI）的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。     

基于PADS2004的高速PCB设计

在高速印刷电路板设计过程中,仅依靠个人经验布线,往往存在巨大的局限性,因而高速电路设计的仿真显示出越来越重要的地位。借助仿真软件,通过对高速信号线进行布局布线前仿真和布局布线后仿真,可以发现和解决信号完整性、串扰、EMC等问题。本文主要介绍了使用PADS2004/hyperLynx软件进行印刷电路板的仿真,通过对高速数字电路中的阻抗匹配、传输线长度及EMC问题的仿真,根据仿真结果分析给出了相应解决办法。文章还对高速电路设计中电源层分配、时钟设计进行了讨论。     

USB3.0接口的信号完整性研究

为了减少USB3.0接口在数据传输过程中产生的反射、串扰等信号完整性问题,通过Cadence SI软件建立和仿真USB3.0接口模型,将设计结果约束驱动布局、布线,使USB3.0接口具有良好的电磁兼容性.首先,论文进行了高速有损信号线的建模分析工作;然后,研究如何建立正确的USB3.0拓扑结构,使用仿真软件改变不同的布线布局策略,得到了不同条件下的仿真结果.仿真结果表明:通过仿真建立的约束规则,既能满足工业生产要求,又能保证接口电路设计满足USB3.0 EMI规范标准,降低了高速数据传输设备应用USB3.0技术难度.     

HyperLynx信号完整性仿真在优化硬件设计中的应用

文章系统介绍了HyperLynx软件在公司单板硬件设计过程中,对时钟、高速串行接口和DDR2等子模块所进行的信号完整性仿真项目。以及根据仿真波形,针对设计中存在的问题所给出的优化方案,并给出优化后的对比仿真结果。     

逻辑分析仪在时序分析中的应用

在数字信号设计中,信号完整性、时序都是非常重要的概念,往往因为PCB布线不合理或信号处理不当引起时序不满足要求而导致系统异常的案例比比皆是,因此正确高效的时序分析就显得尤为重要。本文将讨论如何使用逻辑分析仪的特性和功能来解决一些和时序相关的问题,从而快速、方便地找到设计问题的根源。     

Cadence与Ansoft协同仿真信号完整性问题研究

本文首先介绍了印制板中过孔的一些相关理论以及由它引起的信号完整性问题,接着在Cadence软件中针对过孔布了两段徽带线并在时域进行仿真,最后把电路板模型导入的designer和HFSS中,同时对该电路板的表面电流、场强和散射参数矩阵进行了分析,从中可以看出过孔对信号的影响.     

HDMI高清音视频系统的高速PCB的研究及实现

为了能够消除高速PCB技术中信号完整性的问题,需要在高速PCB设计过程中解决时序、噪声、电磁干扰等关键问题.研究了HDMI高清音视频系统的高速PCB设计过程中出现的串扰、电磁干扰、振铃和电源完整性等信号问题,提出削弱或消除以上噪声的方法.用Altium Designer,PADS软件绘制电路原理图和PCB,借助Hyper Lynx和ADS仿真软件进行前端和后端可靠性验证,最后通过对完成布线的PCB进行信号完整性验证.测试结果表明此方案设计的HDMI高清音视频系统工作稳定,在智能设备的升级替换和建设方面有重要的借鉴作用.     

信号上升或下降时间对高速电路信号完整性影响的研究

为了研究信号上升或下降时间对信号完整性的影响,从理论上分析论证了信号上升或下降时间是造成反射,串扰同步开关噪声及电磁干扰等信号完整性问题的根本原因。利用Cadence公司的SigXplorer仿真软件建立相应的拓扑电路,通过对IBIS模型信号上升时间参数进行修改,分别在不同信号上升时间和信号频率下进行仿真。通过对仿真结果的对比分析,验证了理论分析的正确性。提出了信号上升或下降时间是造成信号完整性问题的根本原因的观点,纠正了从信号频率上分析信号完整性问题的误区。     

MCM高速电路布局布线设计的信号完整性分析

随着封装密度的增加和工作频率的提高，MCM电路设计中的信号完整性问题已不容忽视。本文以检测器电路为例，首先利用APD软件实现电路的布局布线设计，然后结合信号完整性分析，对电路布局布线结构进行反复调整，最后的Spectra Quest软件仿真结果表明，改进后的电路布局布线满足信号完整性要求，同时保持较高的仿真精度。