基于GPU的MD5破解技术研究与实现

统一计算设备架构（CUDA,ComputeUnifiedDeviceArchitecture）是并行计算中重要的研究与应用领域,如何将串行程序重构为并行程序以及如何将并行程序的速度最大化都成为研究的重点。前期搭建了单机单卡和单机多卡的实验环境,并在此平台上重构了一系列的密码算法。为了进一步提高破解平台的破解速度和稳定性,设计并实现了一种基于GPU集群（多机多卡）的暴力破解通用平台,并且在此平台上验证了MD5暴力破解的高速性和鲁棒性,为未来设计密码分析算法和提升算法性能提供了研究基础。     

面向矩阵计算的加速系统设计

通用中央处理器单元（CPU）往往花费大部分资源用于缓存管理和逻辑控制,只有少部分资源用于计算。因此将专用的计算模块例如图形处理单元（GPU）、数字信号处理器（DSP）、现场可编程逻辑门阵列（FPGA）和其他可编程逻辑单元作为加速器加入系统从而构建异构多核系统以增强计算性能的设计方法已经成为趋势。基于此趋势,提出一种面向矩阵计算的加速系统,通过使用自研专用指令集、特别设计的硬件加速器阵列以及存储架构优化实现对矩阵计算的加速。此外,还通过信箱机制实现与其他系统异构集成后的通信操作。通过Python与UVM验证方法学搭建性能验证平台,进行寄存器传输级（RTL）的性能验证。结果表明,在500 MHz工作频率下,方案中子系统的运算性能最高可达到32 GFLOPS,且与单纯使用二维脉动阵列执行加速的协处理器方案相比,通用矩阵乘（GEMM）算子的计算效率提升了12倍。     

基于FPGA的语音识别SoC系统解决方案

基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路（MSAC）为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39．18％及1KB片内SRAM,完成整个语音识别算法性能比S3C44BOx（ARM7）平台上定点C程序提高了49．78％,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。     

多核技术提高数字和AMS设计验证速度

新思科技（Synopsys）近日发布了新一代针对模拟／混合信号（AMS）和数字设计的完整解决方案——Discovery2009验证平台。通过在整个平台里采用新型多核仿真技术、本征设计检验和全面的低功耗验证技术，将能够提高验证速度，帮助工程师更快完成AMS和数字设计验证任务。     

变温环境下SLD恒流源的驱动稳定性研究

超辐射发光二极管（SLD）光源在变温（-45~70℃）环境下的工作稳定性直接影响光纤陀螺的性能,因此,变温（-45~70℃）情况下其恒流源的驱动稳定性就成为系统设计与优化的关键问题之一。根据恒流模式工作原理,建立了等效电路模型,并得到了表征变温环境恒流源稳定性的数学解析式,根据该式给出了变温环境恒流模式设计的设计依据;利用该解析式还对几种不同情况下恒流源的变温稳定性进行了理论分析与计算;最后给出了验证实验,实验结果与理论计算结果相一致。因此,利用该式可以实现对SLD恒流源性能的有效评估,这对于变温环境下SLD光源驱动设计具有重要指导意义。     

一种基于OpenCL的Lukas-Kanade光流并行加速算法

LK(Lukas-Kanade)光流法在运动目标检测和跟踪领域具有广泛应用,但其计算复杂、速度慢,难以适应异构硬件平台。为实现LK光流法在不同平台上的高效运行,设计了一种基于开放式计算语言（OpenCL）的LK光流法并行算法。该算法通过将二维图像上像素点上的稠密计算映射到多线程上实现数据并行,并基于OpenCL平台的共享内存等优化方法减小了主机内存与设备内存数据传输。实验测试表明,该算法相比于多核CPU下的基础OpenCV函数库中的LK算法获得了最高31倍的加速比,同时在速度上与统一计算设备体系结构（CUDA）加速的LK光流法相近。此外,还在多种不同设备下验证了加速算法的平台通用性。     

基于FPGA的FFT处理器设计

针对快速傅里叶变换（FFT）算法的结构和特点,提出了一种基于现场可编程门阵列（FPGA）设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在Quartusll软件环境下综合仿真,时序分析结果与Matlab计算结果相一致验证了设计的正确性。FFT与FPGA相结合提高了运算速度,扩大了FFT的应用领域。     

基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

基于FPGA的RS译码器的设计与实现

针对Reed-Solomon（RS）码译码过程复杂、译码速度慢和专用译码器价格高等问题,以联合信息分发系统终端J系列报文信息位采用的RS（31,15）码为例,介绍了基于改进的无求逆运算的Berlekamp-Massey（BM）迭代算法的RS译码原理,采用Verilog硬件描述语言对译码器中各个子模块进行了设计,并基于现场可编程门阵列平台,在QuartusII6.0环境下进行了仿真,验证了RS译码器的纠错能力,实现了参数化与模块化的RS译码器设计。     

基于VMM验证方法学的USB控制器IP验证方案

针对USB控制器IP的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于VMM验证方法学的高效验证方案。建立了一个层次化的、可重用的验证平台。利用VMM测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用Synopsys公司开发的验证IP（VIP）：AHB总线功能模型和USB主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部＂后门＂的作用,增强验证平台测试流的可控性。验证结果表明该验证平台能全面验证USB控制器IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的。此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义。     

利用智原科技A320 SoC平台开发2D图像加速器（下）

2 FPGA测试方式介绍 FPGA测试时使用A320 SoC设计平台跟一块FPGA（Xilinx的XC4VLX160）子板。SoC设计平台集成了完成设计所需的IP。完成功能设计仿真后,用FPGA实现的逻辑模块通过AHB／APB总线连接器与A320设计平台连接,可以很方便地完成功能验证,调试等一系列动作。因为A320芯片上的IP均为硅验证,在验证设计的同时也保证了从设计到芯片的一致性,图9表示A320 SoC设计平台里面的IP资源及结构。     

基于NoC架构的软件无线电验证平台设计

软件无线电技术可以满足新一代无线通信系统对可扩展性、可重配置性以及可升级性的要求,并且能够解决各种通信体制之间的兼容性等问题,因而被认为是未来移动通信的关键技术之一。本文设计了一个基于NoC架构的软件无线电验证平台。该平台的硬件部分是一个16节点的4×42-D mesh NoC多核结构,NoC底层采用虫洞交换、确定路由、输出缓存队列（Virtual Output Queue,VOQ）机制,以及全新设计的网络接口（Network Interface,NI）完成硬件底层和处理器核之间的数据交互。通过改变运行在处理器核上的软件代码可以实现各种无线电收发系统的功能。根据正交频分复用（OFDM）基带收发系统在该验证平台上的验证与实现,证明本设计是一个高效、可靠、灵活的软件无线电验证平台。     

SoC设计中基于平台的仿真验证技术

本文介绍了一个主要面向32位嵌入式SoC芯片（也包括8位、16位）设计的逻辑功能仿真与验证平台,以及基于此平台嵌入式SoC芯片的系统仿真及验证方法,并给出实例予与说明。     

基于SV-DPI的图像坏元修正FPGA自动化验证

为实现红外图像坏元修正FPGA（field programmable gate array）的快速验证,提高测试覆盖性,设计了基于SV-DPI（SystemVerilog-direct programming interface）的FPGA自动化验证平台。采用DPI（direct programming interface）编程接口技术,实现了SystemVerilog平台调用C++编程语言,构建了针对红外图像坏元数据的生成和检测修正模型,建立了两种语言在事务级（transaction level）模型的通信。结果表明相对于传统验证方法,该平台结构简单,可以快速实现激励产生、参考模型构建、测试结果自动比对等功能,实现了红外图像坏元检测与修正FPGA的自动化测试,功能覆盖率达到100%,有效缩短FPGA测试平台搭建和调试周期,提高了测试效率和测试质量。     

Cadence推出对应OVM的验证IP

Cadence设计系统公司（NASDAQ：CDNS）日前宣布推出首批两款对应开放式验证方法学（OVM）的高级测试平台验证IP（VIP）产品。这些改进能够让OVM用户团体轻松获得Cadence指标导向型验证解决方案,从而实现高质量验证闭合。AMBA 3AXITM和AMBA AHB^TM VIP已经在数百种设计中得以证明,     

用于移动计算环境的口令认证协议研究

利用IC（integrated circuit）卡、RSA密码体制以及离散对数，设计了一种适用于移动计算环境的口令认证协议。在服务器侧无需保存验证表，增强了系统的安全性。为了适应移动计算环境中终端计算能力较弱以及无线带宽相对较窄的特点，该协议在无线信道上只需一次认证消息交互。并且，用户在修改密码的时候无需网络侧服务器的参与，在本地终端即可独立完成。利用M／G／1／N排队模型分析协议性能并与TLS（transport layer security）协议比较。     

面向普适计算的虚拟现实在智能家居中的应用

随着面向普适计算的虚拟现实（U-VR）和无线传感器网络等相关技术的发展,面向应用的智能家居系统的研究逐渐成为关注的热点。本文在此背景下,提出一种基于传感器网络,面向普适计算的虚拟现实在智能家居中的应用方案,并从系统架构、整体设计、硬件设计及软件设计等方面详细阐述了其设计流程。最后给出两个应用场景测试平台,验证了其有效性、实用性和先进性。     

WLAN SOC芯片BX501的FPGA验证平台设计与实现

系统芯片（SOC）设计是以模块复用和软硬件协同设计为基础，基于FPGA的验证平台是一种有效的验证途径。文章讨论了WLANSOC芯片BX501的验证平台的两种实现方案，介绍了采用Xilinx Virtex-Ⅱ系列FPGA的设计实现；同时对SOC设计的FPGA验证问题进行了分析和探讨。     

创意电子实现整合式DVFS低功率系统设计平台

创意电子（Global Unichip Corp）日前宣布,该公司已经成功地在65奈米制程平台上,验证先进的动态电压与频率调节技术（DVFS）,为其Power Magic低功率设计服务更添一项新的利器。这一款先进的动态功率降低技术,是创意电子继推出完整的漏电降低（Leakage Reduction）技术后,更进一步提供完整验证过的低功率系统设计平台,     

针对模拟／混合信号和数字设计的验证平台

Discovery 2009验证平台是针对模拟／混合信号（AMS）和数字设计的完整解决方案,通过在整个平台里采用新型多核仿真技术、本征设计检验和全面的低功耗验证技术,Discovery2009能够提供强大的验证能力,帮助工程师显著提高工作效率,更快完成AMS和数字设计验证任务。Discovery2009在从RTL到晶体管的多个抽象层次中集成了全面的低功耗验证能力。