电子束零宽度线曝光及其应用

为了提高电子束光刻的图形质量及光刻分辨率,从入射束能和束流密度等方面探讨了克服邻近效应影响的途径,在制备亚30 nm结构图形时采用零宽度线曝光的方法。该方法把版图上线条的宽度设为零,因此该线条的光刻尺寸取决于电子束束斑大小、曝光剂量与显影条件。在400 nm厚HSQ抗蚀剂层上通过零宽度线曝光技术制作出了线宽20 nm网状结构的抗蚀剂图形,实验证明采用零宽度线曝光技术可以比较容易地制作出密集线以及高深宽比的抗蚀剂图形。将该技术应用到扫描电镜放大倍率校准标准样品的制备,取得了较好的效果。零宽度线曝光技术是实现电子束直写曝光极限分辨率的有效方法。     

有机聚合物光波导光刻工艺的优化

针对RZJ-304(25 mp.s)型正性光刻胶,对芯层为PMMA的光波导材料,研究接触式光刻机提高光刻分辨率的方法.分别采用不同的曝光强度和曝光时间来改变曝光量,研究其对光刻图形宽度的影响;并通过改变曝光后烘焙(PEB)的温度和时间以及采用不同的显影时间,研究了其对光刻图形宽度的影响,从而得出优化的光刻工艺参数.     

采用梯形棱镜波前分割的激光干涉光刻技术

光学光刻技术在微细加工和集成电路(IC)制造中一直是主流技术。随着IC集成度的提高,要求越来越高的光刻分辨力,但光学光刻的分辨极限受光刻物镜数值孔径(NA)和曝光波长(λ)的限制。激光干涉光刻技术具有高分辨、大视场、无畸变、长焦深等特点,其分辨极限为λ/4,在微细加工、大屏幕显示器、微电子和光电子器件、亚波长光栅、光子晶体和纳米图形制造等领域有广阔的应用前景。阐述了激光干涉光刻技术的基本原理。提出了一种采用梯形棱镜作为波前分割元件的激光干涉光刻方法。建立了相应的曝光系统,该系统可用于双光束、三光束、四光束和五光束等多光束和多曝光干涉光刻。给出了具有点尺寸约220nm的周期图形阵列的实验结果。     

对提高HgCdTe小片光刻图形分辨率的讨论

在ＨｇＣｄＴｅ焦平面器件制备过程中,由于受材料尺寸的限制,使得光刻图形的分辨率大大降低。改变涂胶条件和采用投影式曝光方式,可改善ＨｇＣｄＴｅ小片光刻图形的分辨率。     

X射线光刻法——一种新的高分辨率复印法

阻碍广泛采用提供高分辨率图形清晰度的扫描电子束光刻的两个问题是电子束光刻必须连续曝光所有的图形,以及电子束的设备复杂和成本高。显然,两者可通过新近发展的 X 射线光刻法来克服,用类似于接触影印光刻方法的 X 射线光刻可获得复印亚微米分辨率图形。还有一个优越性是容许掩模与祥片间有一定间隔。本文叙述了 X 射线光刻法并且对制作亚微米分辨率图形清晰度的实施的前途作了估价。     

基于低能电子束的光刻技术

讨论了聚焦电子束曝光中的邻近效应问题,阐述了扫描隧道显微镜的原理和工作方式。把扫描隧道显微技术用于低能电子束的光刻,不仅能提高图形的分辨率,而且使电子束加工工艺不再局限于真空环境。对曝光电子的能量和线条宽度之间的关系进行了分析。     

影像干涉光刻技术

采用λ／２的光束复制出了更高分辨率极限的线间图形。它将电路图形的ＣＤ尺寸极限推进到λ／４，当采用１９３ｎｍ光源曝光时，ＣＤ尺寸为５０ｎｍ以下。干涉光刻技术（ＩＬ）探讨了这种周期性图形的最终极限。影像干涉光刻技术未来的发展，将使光学方法制作１００ｎｍ以下的电路图形成为可能。     

基于衍射光栅和空间光调制器的点阵全息光刻方法

讨论了现有各种点阵全息光刻系统的基本原理。提出了一种基于衍射光栅和空间光调制器数字微反射器(DMD)的点阵全息光刻系统和方法。实现了飞行曝光加工方式,相比现有的步进曝光方式,其加工效率和定位精度获得了大幅度的提升。基于频域分析理论讨论了影响所述光刻系统的分辨率、图形质量和焦深的主要因素。阐述了在该光刻系统中实现飞行曝光加工方式的基本原理。     

大阵列CCD光刻图形拼接技术研究

针对大阵列CCD工艺制作过程中光刻大面积图形曝光的需求,提出了一种适用于光刻拼接的图形补偿方法.图形拼接处进行相反的补偿设计0.3 μm“凹陷”,曝光时拼接交叠0.3μm.光刻后,图形拼接处平滑、自然过渡,图形整体上拼接自然,较好地解决了光刻大面积图形曝光存在的固有图形缺陷问题,改善了光刻曝光图形的质量.     

全息光刻微细图形加工技术

<正> 从曝光光源看,光刻技术分光学(UV,DeepUV)、X 射线、电子束、离子束等类别。目前,下一代亚微米领域的图形形成技术的实用化研究工作正在全面展开。当前的主流仍然是光学光刻。为使光学光刻的分辨率提高到0.8μm,有希望达到0.5μn 以下的 X 射线、电子束、离子束等光刻技术亦应在纷繁的光刻     

传统光学光刻的极限及下一代光刻技术

分析了传统光学投影光刻分辨力的物理极限,介绍了国内外各大器件和设备厂商、科研单位等为了突破这个物理极限而做出的努力;从原理、发展状况及优缺点等几个方面对比分析了下一代光刻技术,最后对未来几十年的主流光刻技术作出了展望。极紫外光刻、浸没式光刻和纳米压印光刻将作为主流技术应用到超大规模集成电路的批量生产中,电子束光刻可以在要求极高分辨力时和这几个主流技术配合使用。其他下一代光刻技术由于工艺不成熟、不能批量生产等原因,在近期还不具备占领光刻设备市场主流的能力。     

下一代光学掩模制造技术

尽管其它光刻技术在不断快速发展,然而在0．13μm及0．13μm以下集成电路制造水平上,光学光刻仍然具有强大的生命力。随着光学光刻极限分辨率的不断提高,当代光学掩模制造技术面临着越来越严重的挑战。本文对下一代光学掩模工艺技术的技术指标和面临的技术困难进行了论述,并对其中一些关键的技术解决方案进行了简要分析。     

纳米光刻对准方法及其原理

对准技术对光刻分辨力的提高有着重要作用。45nm节点以下的光刻技术如纳米压印等,对相应的对准技术提出了更高的要求。对光刻技术发展以来主要用于接近接触式和纳米压印光刻的对准技术做总结分类,为高精度的纳米级光刻对准技术提供理论研究基础和方向。经过分析,从原理上将对准技术分为几何成像对准、波带片对准、干涉光强度对准、外差干涉对准及莫尔条纹等五种对准方法。最后结论得出基于条纹空间相位的对准方法具有最好的抗干扰能力且理论上能达到最高的对准精度,而其他基于光强的对准方法的精度更易受到工艺涂层的影响。因此,基于干涉条纹空间相位对准的方法在纳米级光刻对准中具有很好的理论前景。     

光学光刻中的离轴照明技术

本文讨论了光学光刻中的离轴照明技术。主要从改善光刻分辨率、增大焦深、提高空间像对比度等方面对离轴照明与传统照明作了比较 ,并用Prolith仿真软件进行了模拟分析。研究表明 ,离轴照明是一种很有效的光刻分辨率增强技术。     

高分辨率投影光刻机光瞳整形技术

在高分辨光学光刻技术中,光瞳整形技术针对不同的掩模图形产生特定的光瞳光强分布模式,从而实现分辨力增强,获得更好的成像性能。概述了高分辨率投影光刻机照明系统中基于衍射光学元件(DOE)、微透镜阵列(MLA)和微反射镜阵列(MMA)的3种光瞳整形技术,并对这些技术的工作原理、设计制作方法和性能特点进行了归纳与总结。     

FIB/SEM双束系统在微纳米材料电学性能测试中的应用

电学性能测试是微纳米材料物性研究的重要组成部分,测试电极的制备是其中一个难点。光学光刻、电子束曝光或聚焦离子束加工是三种不同的电极制备技术。每种技术都有自己的特点,采用何种技术取决于微纳米材料的尺寸、形态及测试目的等诸多因素。此外,选择适当的制样方法对后续的电学性能测试也很关键。本文以一台配备了电子束曝光功能附件的聚焦离子束( FIB)/扫描电子显微镜( SEM)双束系统为工具,结合光学光刻等其它加工技术,详细介绍了其针对不同类型微纳米材料进行电极制备的过程和方法。     

A little light magic [optical lithography]

At first glance, it appears that optical lithography has hit a dead end. Wavelengths shorter than 193 nm can't be used without a drastic redesign of lithographic systems because the shorter wavelengths are simply absorbed by the quartz lenses that direct the light onto the wafer. So is this the end? Not quite. There are a few more tricks that IC manufacturers can play. Lumped together, they are called resolution enhancement techniques (RETs), and in one way or another, they all coax the light into resolving shapes much smaller than its wavelength. The main techniques are optical proximity correction, phase-shifting masks, and modified, or "off-axis," illumination. With these tricks, the existing-and already paid for-optical lithography equipment can create patterns much smaller than the wavelength of the light used to produce them, these techniques can be easily extended to one-eighth the wavelength of the light-that is, to less than 25 nm for 193 nm light. Using these techniques, scientists at the Massachusetts Institute of Technology's (MIT's) Lincoln Laboratory, in Lexington, have built prototype transistors with a gate length of only 9 run-smaller than the smallest virus. Other tricks can also come into play. For example, by immersing the focusing lenses in a liquid with an index of refraction greater than that of air, optical lithography may be extended indefinitely. Ever since the 180 nm generation of devices, in 1999, RETs are making advanced optical lithography possible.     

Electron beam nanolithography in AZnLOF 2020

We present a lithography process using electron beam lithography with an optical resist AZnLOF 2020 for pattern transfer. High-resolution 100 keV electron beam lithography in 400 nm layers of negative resist AZnLOF 2020 diluted 10:4 with PMGEA is realized. After the electron beam lithography process, the resist is used as a mask for reactive ion etching. We performed the transfer of patterns by RIE etching of the substrate allowing a final resolution of 100 nm. We demonstrate the patterning in an insulating layer, thus simplifying the fabrication process of various multilayer devices; proximity correction has been applied to improve pattern quality and also to obtain lines width according to their spacing. This negative resist is removed by wet etching or dry etching, could allow combining pattern for smallest size down to 100 nm by EBL techniques and for larger sizes by traditional lithography using photomask.     

X-ray lithography for VLSI

In order for any lithography to become the preferred technique for the production of very large scale integrated circuit (VLSI) devices, the technique will have to 1) achieve the required resolution and registration and 2) become more cost effective in this capacity for large volume production than its competitors. The advent of advanced lithographic techniques for LSI production has been postponed by substantial advances in conventional lithography. However, integrated circuits with feature sizes of 1 µm or smaller seem to have significant performance and price advantages over current devices. Such submicron feature sizes press noncontact optical lithography up against the laws of physics. Meanwhile, advances in X-ray lithography have occurred and continue to occur at a promising rate. This paper discusses our experience with X-ray lithography at Intel. Most of our X-ray experience is with the Intel 1-Mbit bubble memory because of the small minimum feature size (1.2 µm) and the defect and alignment tolerance of this device. However, this discussion will be geared toward general VLSI applications of X-ray lithography.