基于衬底运放的2阶温度补偿带隙基准电路

采用TSMC 0.25μm CMOS工艺,提出了一种基于衬底驱动放大器的高精度带隙基准(BGR)电路。采用衬底驱动技术的放大器,有效地降低了电源电压;通过PTAT2电流产生电路对基准电路进行2阶温度补偿,有效地降低了输出基准电压的温度系数;采用改进型共源共栅输出级电路,很好地改善了电路的电源抑制比(PSRR)。HSPICE仿真结果显示:在2 V供电电压下,输出基准电压为1.261 V,温度系数为8.24×10-6/℃,低频电源抑制比-为91 dB。整体电路功耗为1.37 mW。     

一种高精度高电源抑制比的带隙基准电压源的设计

设计了一种具有良好稳定性和高精度的带隙基准电压源电路。通过启动电路和提高电源抑制比电路的加入,使得带隙基准电压具有较高的电源电压抑制比和较小的温度系数。HSPICE仿真结果表明,在电源电压V_(DD)=3．3V时,在-55℃～125℃的温度范围内,电路得到一个温度系数仅为17×10~(-6)/℃,电源抑制比(PSRR)为79dB的带隙基准电压输出。     

宽温范围高温度稳定性曲率互补电压基准设计

针对当前射频系统中电源管理芯片在宽温度范围下对带隙基准稳定性的较高要求,提出了一种新型互补带隙基准电路结构,通过将带隙基准与MOS弱反型区基准的温度系数曲率互补叠加,实现了极宽温度范围内带隙电压基准的高温度稳定性输出.采用0.35 μm CMOS工艺对所设计的电路进行了流片验证,测试结果表明,基准电压源工作电压为5V时,输出基准电压1.28 V,在-55 ～125℃温度范围内,温度系数可达4.5×10-6/℃,频率1 kHz时,电源抑制比(PSRR)可达-60 dB,100 kHz时,PSRR可达-55 dB,电压基准源芯片面积为0.22 mm×0.15 mm.     

一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

一种低功耗CMOS带隙基准电压源的实现

运用带隙基准的原理,提出了一种带启动电路的低功耗带隙基准电压源电路。HSPICE仿真结果表明,在25℃3、.3 V下,电路功耗为16.88μW;另外,在-30~125℃范围内,1.9~5.5V下,输出基准电压VREF=1.225±0.0015 V,温度系数为γTC=14.75×10-6/℃,电源电压抑制比(PSRR)为86 dB。该电路采用台积电(TSMC)0.35μm 3.3 V/5 V CMOS工艺制造。测试结果显示,电路功耗仅为16.98μW。     

一种具有高电源抑制比的带隙基准电压源

根据带隙基准电压源理论,在传统CMOS带隙电压源电路结构的基础上,采用曲率补偿技术,对一阶温度补偿电路进行高阶补偿,获得了一种结构简单,电源抑制比和温度系数等性能都较好的带隙电压基准源.该电路采用CSMC 0.5 μm标准CMOS工艺实现,用Spectre进行仿真.结果表明,在3.3 V电源电压下,在-30 ℃～125 ℃范围内,温度系数为3.2×10-6 /℃;在27 ℃下,10 Hz时电源抑制比(PSRR)高达118 dB,1 kHz时(PSRR)达到86 dB.     

一种带曲率补偿的低压高PSRR带隙基准源

基于SMIC 65 nm CMOS工艺,设计了一种带曲率补偿的低压高电源抑制比(PSRR)带隙基准电压源。采用带曲率补偿的电流模结构,使输出基准电压源低于1.2 V且具有低温漂系数。在基本的带隙基准电路基础上,增加基准核的内电源产生电路,显著提高了电路的PSRR。采用Cadence Spectre软件,在1.8 V电压下对电路进行仿真。结果表明,在1 kHz以下时,PSRR为－95.76 dB,在10 kHz时,PSRR仍能达到88.51 dB,在－25 ℃~150 ℃温度范围内的温度系数为2.39×10－6 /℃。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

一种采用斩波技术的CMOS带隙基准电压源

设计了一种较高PSRR和较低温度系数的带隙基准电压源.运用斩波调制技术和动态元件匹配技术,有效减小了运放失调电压引起的温度漂移.基于CSMC 0.5 μm CMOS工艺,使用Hspice工具对电路进行仿真.斩波频率为1.5 MHz时,基准输出电压约为1.235 V.在室温25℃时,该带隙基准电源电压范围为3.3 V到5.5 V.电源电压为3.3 V时,在-40℃～85℃温度范围内,温度系数为5.19×10-6,测得PSRR大于70 dB@1 kHz.     

一种高电源抑制比带隙基准源

介绍一种基于UMC0.6μmBCD工艺的低温漂高PSRR带隙电路。采用Brokaw带隙基准核结构,针对温度补偿和PSRR问题,通过改进的线性曲率补偿技术,对温度进行补偿;并利用零点技术提高电路的整体PSRR。HSPICE仿真分析表明:电路具有很好的高低频PSRR,在-40℃到125℃的温度范围内引入温度补偿后,温度系数降为3.7×10-6/℃。当电源电压从2.5V变化到5.5V时,带隙基准的输出电压变化约为670μV,最低工作电压仅为2.2V。     

A High Voltage CMOS Voltage Level Converter for a Low Voltage Process

Russian Microelectronics - A new high-voltage CMOS voltage level converter designed for manufacturing in low-voltage technological processes is presented. The features of the construction,...     

低压CMOS带隙基准电压源设计

基准源是模拟集成电路中的基本单元之一,它在高精度ADC,DAC,SoC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真,得到理想的设计结果。     

埋层低掺杂漏SOI高压器件的击穿电压

提出一种具有埋层低掺杂漏(BLD)SOI高压器件新结构。其机理是埋层附加电场调制耐压层电场,使漂移区电荷共享效应增强,降低沟道边缘电场,在漂移区中部产生新的电场峰。埋层电中性作用增加漂移区优化掺杂浓度,导通电阻降低;低掺杂漏区在漏极附近形成缓冲层,改善漏极击穿特性。借助二维半导体仿真器MEDICI,研究漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在器件参数优化理论的指导下,成功研制了700V的SOI高压器件。结果表明:BLD SOI结构击穿电压由均匀漂移区器件的204V提高到275V,比导通电阻下降25%。     

一种低压CMOS亚阈型PTAT基准源

设计了一款工作在低电源电压且与绝对温度成正比(PTAT)的基准电路;采用衬底偏置技术、电阻分压作为PMOS放大器的输入和用工作在亚阈值区的NMOS管代替衬底PNP管三种方法,使得该电路可以在低电源电压下工作,且工作电流较小。该电路采用CSMC 0.6μm2P2 M工艺,电源电压为1.2 V、温度为0~100℃时,输出电压的温度系数为0.912 mV/K,电源电流为6.8μA;当电源电压在1.1~2.0 V变化时,室温下的输出电压是461.4±0.4 mV。     

基于CMOS阈值电压的基准电路设计

在数/模混合集成电路设计中电压基准是重要的模块之一.针对传统电路产生的基准电压易受电源电压和温度影响的缺点,提出一种新的设计方案,电路中不使用双极晶体管,利用PMOS和NMOS的阚值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压,通过将其相减抵消温度系数,从而得到任意大小的零温度系数基准电压值.该设计方案基于某公司0.5 μm CMOS工艺设计,经HSpice仿真验证表明,各项指标均已达到设计要求.     

A Breakdown Voltage Multiplier for High Voltage Swing Drivers

A novel breakdown voltage (BV) multiplier is introduced that makes it possible to generate high output voltage swings using transistors with low breakdown voltages. The timing analysis of the stage is used to optimize its dynamic response. A 10 Gb/s optical modulator driver with a differential output voltage swing of 8V on a 50 Omega load was implemented in a SiGe BiCMOS process. It uses the BV-Doubler topology to achieve output swings twice the collector-emitter breakdown voltage without stressing any single transistor     

高电压检测电路的设计

近年来,电路的工作电压不断降低,但仍有一些电路的工作电压是9V、12V、15V少数还有18V或24V。由于电压检测器大部分电压在6V以下(6V以上有少数品种),如何对这些高电压进行检测呢?Seikc公司介绍了两种高电压检测电路,可以采用6V以下的电压检测器加上其它元器件组成的电路来对高于6V的电压进行检测。     

SVPWM教学研究之相电压与线电压

SVPWM是电力电子技术教学中的重要内容,SVPWM教学中存在若干难点,目前的教材中都没有提及相电压和线电压的波形,难以给学生直观的印象,学生也难以了解SVPWM的工作机理。本文简洁地推导了SVPWM的相电压和线电压,画出相关波形,并对波形进行了分析,对SVPWM的教学有积极参考价值。     

用作高压电力开关的高压继电器

在实际的强电电路设计中,通常不用直接用开关而是用继电器的触点来控制电路的通断。这就是通常所说的“电力开关”和“热开关”,即利用继电器触点来断开电源或是接通电源。当继电器用作电力开关时,在触点开始闭合瞬间以及之后的触点抖动中都产生电弧。电弧会使触点腐蚀,若不采取一定的预防措施,可能会导致触点熔结,轻则也会引起相当严重的触点损伤。因此,电弧的持续时间以及电流电压的等级都是决定继电器寿命和可靠性的决定因素。     

一种二阶补偿的低压CMOS带隙基准电压源

设计了一种利用不同材料电阻的比值随温度变化的特性进行二阶补偿的低压带隙基准电压源。通过温度补偿电阻进行电平平移,提高运放的共模输入范围,以降低运放对电源电压的限制。仿真结果表明,该电路输出电压为1.165 V,在-40~125℃范围内,温度系数为4.5 ppm/℃,电源抑制比达到60.6 dB。电路工作在1.5 V的电源电压下,最大消耗15μA电源电流。