共查询到20条相似文献,搜索用时 93 毫秒
1.
2.
3.
4.
一种用于高速锁相环的新型CMOS电荷泵电路 总被引:5,自引:0,他引:5
提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度,利用高摆幅镜像电流电路提高输出电压的摆动幅度,消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1.2μm工艺BSIM3、LEVEL=47的CMOS库,电源电压为2V,功耗为0.1mW。仿真结果表明,该电路可以很好地应用于高速锁相环电路。 相似文献
5.
锁相环中高性能电荷泵的设计 总被引:2,自引:4,他引:2
设计了一种结构新颖的动态充放电电流匹配的电荷泵电路,该电路利用一种放电电流对充电电流的跟随技术,使充放电电流达到较好匹配,同时,在电荷泵中增加差分反相器,提高电荷泵的速度。采用Istsilicon 0.25μmCMOS工艺进行仿真,结果显示:输出电压在0.3—2.2V之间变化时,电荷泵的充放电电流处处相等。 相似文献
6.
7.
一种适用于NRZ数据的时钟数据恢复电路 总被引:1,自引:0,他引:1
提出了一种基于传统电荷泵锁相环结构的时钟数据恢复电路.采用一种适用于NRZ数据的新型鉴频鉴相器电路,以克服传统鉴频鉴相器在恢复NRZ信号时出现错误脉冲的问题,从而准确地恢复出NRZ数据.同时,对其他电路也采用优化的结构,以提高时钟数据恢复电路的性能.设计的电路可在1.1 V超低电压下工作,适合RF ID等需要低电压、低功耗的系统使用. 相似文献
8.
9.
分析了电荷泵型锁相环中鉴相器和电荷泵的非理想因素及优化设计方法。基于台积电公司(TSMC)0.35μm 2层多晶硅4层金属(2P4M)CMOS工艺,设计了一种低杂散的鉴频鉴相器结构,该结构通过"自举"的方法,用单位增益放大器使充放电前后开关管各节点处的电压保持不变,从而消除了电荷共享的影响,减小了鉴相器的输出杂散。仿真结果表明相比于传统鉴相器结构,该鉴频鉴相器有效抑制了电荷共享问题,电荷泵开关管开启时的充放电电流尖峰大大减小了,鉴相前后的电压波动小于200μV,脉冲尖峰仅为3.07 mV,有效降低了鉴频鉴相器的输出杂散。 相似文献
10.
11.
12.
13.
采用预充电技术和合理的反馈结构设计了一种比较器,与一般的比较器相比,该电路具有更快的响应速度,更高的精度和灵敏度,较小的失调电压和较低的功耗.该比较器采用典型的TSMC 0.6μm硅CMOS工艺模型,利用Cadence进行模拟仿真.结果表明,比较器的延时为0.069μs,精度为20 mV,在5 V电源电压下,功耗为0.776 5 W. 相似文献
14.
在数/模混合集成电路设计中电压基准是重要的模块之一.针对传统电路产生的基准电压易受电源电压和温度影响的缺点,提出一种新的设计方案,电路中不使用双极晶体管,利用PMOS和NMOS的阚值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压,通过将其相减抵消温度系数,从而得到任意大小的零温度系数基准电压值.该设计方案基于某公司0.5 μm CMOS工艺设计,经HSpice仿真验证表明,各项指标均已达到设计要求. 相似文献
15.
16.
锁相环在很多领域都得到了广泛应用。本文给出了一款全芯片集成锁相环电路设计,其工作输出频率范围在50M到150M之间,抖动在150ps以内,工作电压为2.5伏,该芯片采用了0.25μmCMOS工艺。本文主要阐述全芯片集成锁相环的设计方法,以及对各个参数的折衷设计考虑,最后给出了一些仿真结果和电路物理版图。 相似文献
17.
18.
19.
20.
一种高性能CMOS带隙电路的设计 总被引:1,自引:1,他引:0
文章提出一种CMOS带隙参考源(BGR)电路设计,它可以在很宽的电压范围内有效的工作,能够在12.8V,10V范围内实现稳定工作,抗干扰能力强,结构相对简单,由CMOS运放,二极管以及电阻组成,用常规的0.6um CMOS工艺制作,在模拟环境下仿真结果表明其最小工作电压为2.75V,完全能够满足锁相环设计的要求。 相似文献