一种用于超宽带接收机的CMOS可变增益低噪声放大器

本文介绍一种符合中国超宽带应用标准的工作频率范围为4.2-4.8 GHz的CMOS可变增益低噪声放大器(LNA)。文章主要描述了LNA宽带输入匹配的设计方法和低噪声性能的实现方式,提出一种3位可编程增益控制电路实现可变增益控制。该设计采用0.13-μm RF CMOS工艺流片,带有ESD引脚的芯片总面积为0.9平方毫米。使用1.2 V直流供电,芯片共消耗18 mA电流。测试结果表明,LNA最小噪声系数为2.3 dB,S(1,1)小于-9 dB,S(2,2)小于-10 dB。最大和最小功率增益分别为28.5 dB和16 dB,共设有4档可变增益,每档幅度为4 dB。同时,输入1 dB压缩点是-10 dBm,输入三阶交调为-2 dBm。     

增益自适应高频低噪声放大器的单片集成设计研究

高频低噪声放大器(LNA)是无线通讯设备关键器件之一。由于无线通讯设备特别是移动通讯设备使用环境的条件限制,往往需要LNA器件具有自适应增益功能,以保证接收信号的稳定性。拟设计一款具有自适应增益控制的高频LNA单片集成电路,以TSMC 0.18μm的RF-CMOS器件模型和工艺参数,给出一个增益范围在0~17dB、噪声抑制比为0.2dB,适用于DCS1800手机中的1.8GHz增益自适应CMOS放大器电路。     

应用于5GHz频段带ESD保护的可变增益低噪声放大器

本文给出了应用于5GHz频段的可变增益低噪声放大器。详细分析了输入寄生电容对源极电感负反馈低噪声放大器的影响,给出了一种新的ESD和LNA联合设计的方法,另外,通过在第二级中加入一个简单的反馈回路实现了增益的可变。测试结果表明： 可变增益低噪声放大器增益变化范围达25dB (-3.3dB～21.7dB),最大增益时噪声系数为2.8dB,最小增益时三阶截点为1dBm,在1.8V电源电压下功耗为9.9mW。     

利用动态偏置方法扩展LNA动态范围的理论分析及实现

本文提出了一种扩展LNA动态范围的方法——动态偏置,即根据接收信号的强弱动态地调节低噪声放大器(LNA)的偏置。文中从理论上阐述了此方法的有效性,并介绍了方法实现中所用到的三项关键技术,分别为:利用镜像电流源提供动态偏置电流,合理地设计匹配电路,利用自定义的优选函数选取恰当的偏置电流范围。实测结果表明,动态偏置LNA的噪声系数为1.46dB,输入三阶互调截止点(IIP3)为20.38dBm,无杂散动态范围达到99.29dB,相对于传统固定偏置的LNA,其动态范围提高了7.97dB,从而验证了动态偏置方法扩展LNA动态范围的有效性。     

用于SiGe HBT LNA的新型双有源偏置电路的设计

偏置工作点是影响低噪声放大器(LNA)线性度的因素之一.为了保证LNA能够更好地对信号进行线性放大,稳定的偏置工作点对于放大器来说显得尤为重要.提出了一种新型有源偏置技术,通过同时采用两个电流源为LNA提供直流偏置,以达到稳定放大器偏置工作点的目的.基于JAZZ 0.35 μm SiGe工艺,采用该新型双有源偏置技术,设计了一款LNA.在1.8～2.2 GHz频带时,放大器的增益为22.03±0.46 dB,噪声系数小于3.7dB,2.0 GHz时的输入3阶交调点(IIP3)为5 dBm,相对于传统无源偏置的LNA提高了10 dBm.仿真验证了该新型有源偏置技术对提高LNA线性度的有效性.     

带自动增益控制的射频前端在CMMB U/V频段接收器中的应用

-本篇文章提出一种带自动增益控制(AGC)和数字控制射频可变增益放大器(RFVGA)的射频前端结构。这种前端结构是应用在中国移动多媒体广播(CMMB)直接下变频接收器中的。RFVGA提供了50dB的增益范围,每一步增益变化为1.6dB。所采用的AGC策略可以改善在CMMB系统中很关键的邻道信号抑制。射频前端由低噪声放大器(LNA), RFVGA,混频器(mixer), 以及AGC 组成。在LNA工作在低增益模式,RFVGA工作在中等增益模式时,射频前端的输入三阶交调点(IIP3)可以达到4.9dBm;当LNA与RFVGA都工作在最高增益模式时,射频前端的双边带噪声系数(NFdsb)低于4dB。本文所展示的射频前端采用0.35μm BiCMOS 工艺制作,电源电压3V,消耗电流25.6mA。     

超低功耗Q波段低噪声放大器芯片的设计和实现

采用GaAs赝配HEMT单片微波集成电路(MMIC)工艺和堆栈偏置技术设计实现了一款Q波段低噪声放大器(LNA)芯片.该放大器采用4级级联的堆栈偏置拓扑结构,前两级电路在确保较低输入回波损耗的同时优化了放大器的噪声系数,后两级电路则采用最大增益的匹配方式,确保放大器具有良好的增益平坦度和较小的输出回波损耗.该LNA芯片最终尺寸为3 250 μm×1 500 μm,实测结果表明在40～46 GHz工作频率内放大器工作稳定,小信号增益大于23 dB,噪声系数小于3.0 dB,在4.5V工作电压下消耗电流约6 mA.此外,在片实测结果和设计结果符合良好.     

一种双频段CMOS低噪声放大器

描述了一个可同时处理输入信号在937.5 MHz和408 MHz频段,应用于数字对讲机射频前端的双频段CMOS低噪声放大器(LNA)。所有的输入输出都被匹配到50Ω。芯片采用0.18μmCMOS工艺制造。仿真结果显示,在1.5 V供电电压下,937.5 MHz时,LNA的噪声系数、功率增益和偏置电流分别为0.92 dB、19.0 dB和6.0 mA;408 MHz时,分别为0.72 dB、20.9 dB和3.0 mA。据笔者所知,这是首个可以处理频率低至408 MHz信号的双频段CMOS低噪声放大器。     

一种5~6 GHz宽带全集成CMOS低噪声放大器

采用55 nm标准CMOS工艺,设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片,包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中,所有电感均为片上实现;采用Balun负载,实现信号的单端转差分输出;具备高低增益模式,以满足输入信号动态范围要求。测试结果表明,在高增益模式下该放大器的最大电压增益为20.2 dB,最小噪声系数为2.2 dB;在低增益模式下该放大器的最大电压增益为15 dB,最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm²,静态功耗为10.2 mW。     

硅基毫米波高增益LNA技术研究

针对W波段硅基工艺电路面临的功率增益低、效率低以及噪声差等挑战,本文研究硅基毫米波高增益低噪声放大器（Low Noise Amplifier,LNA）技术。该LNA采用带有射极电感反馈的共射放大器,并通过五级共射放大器级联构成。第一级电路通过提供最小噪声偏置电流,并利用最小噪声匹配实现低噪声性能,后级电路通过提供高增益偏置电流实现高增益性能。另外,为了减小射频信号到衬底的损耗以及信号与旁路元件的耦合,有效提高低噪声放大器的性能,用于匹配电路的电感全部采用传输线形式—接地共面波导。低噪声放大器在中心频率94 GHz处的增益S21达到25.2 dB,噪声系数NF小至5.1dB。在90～100 GHz频段内,输入反射系数S11小于-10 dB,输出反射系数S22稳定在-20 dB左右,芯片面积为500 μm×960 μm。     

CMOS宽带线性可变增益低噪声放大器设计

文章设计了一种48MHz~860MHz宽带线性可变增益低噪声放大器,该放大器采用信号相加式结构电路、控制信号转换电路和电压并联负反馈技术实现。详细分析了线性增益控制、输入宽带匹配和噪声优化方法。采用TSMC0.18μm RF CMOS工艺对电路进行设计,仿真结果表明,对数增益线性变化范围为-5dB~18dB,最小噪声系数为2.9dB,S11和S22小于-10dB,输入1dB压缩点大于-14.5dBm,在1.8V电源电压下,功耗为45mW。     

一种具有新型增益控制技术的CMOS宽带可变增益LNA

高速超宽带无线通信的多标准融合是未来射频器件的发展趋势,该文提出一种基于CMOS工艺、具有新型增益控制技术的宽带低噪声放大器(LNA),采用并联电阻反馈实现宽带输入匹配,并引入噪声消除技术来减小噪声以提高低噪声性能;输出带有新型6位数字可编程增益控制电路以实现可变增益。采用中芯国际0.13m RF CMOS工艺流片,芯片面积为0.76 mm2。测试结果表明LNA工作频段为1.1-1.8 GHz,最大增益为21.8 dB、最小增益8.2 dB,共7种增益模式。最小噪声系数为2.7 dB,典型的IIP3为-7 dBm。     

An RF front-end with an automatic gain control technique for a U/V band CMMB receiver

This paper presents a fully integrated RF front-end with an automatic gain control(AGC) scheme and a digitally controlled radio frequency varied gain amplifier(RFVGA) for a U/V band China Mobile Multimedia Broadcasting(CMMB) direct conversion receiver.The RFVGA provides a gain range of 50 dB with a 1.6 dB step. The adopted AGC strategy could improve immunity to adjacent channel signal,which is of importance for CMMB application.The front-end,composed of a low noise amplifier(LNA),an RFVGA,a mixer and AGC,achieves an input referred 3rd order intercept point(IIP3) of 4.9 dBm with the LNA in low gain mode and the RFVGA in medium gain mode,and a less than 4 dB double side band noise figure with both the LNA and the RFVGA in high gain mode.The proposed RF front-end is fabricated in a 0.35μm SiGe BiCMOS technology and consumes 25.6 mA from a 3.0 V power supply.     

一种S波段低噪声放大器的设计

基于Siemens的NPN射频晶体管BFP420,设计出一款适合于S波段的低噪声放大器,本设计使用了宽带匹配技术,结合微带线和集总元件设计出宽带的匹配网络。放大器适用频率范围:1.8 GHz～3.2 GHz,可用带宽1.4 GHz,相对带宽56%,属超宽带低噪声放大器。测试结果表明,在可用频段范围内,放大器增益波动3.7 dB,输入驻波比VSWR<1.8 dB,输出驻波比VSWR<1.295 dB;1.8 GHz增益G=12.53 dB、噪声系数NF=1.128 dB;3.2 GHz增益G=8.79 dB、噪声系数NF=1.414dB。本设计可满足无线蓝牙、WIFI,Zigbee等多种2.4 GHz主流ISM无线设备的应用要求。     

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

Design and Analysis for a 60-GHz Low-Noise Amplifier With RF ESD Protection

An RF electrostatic discharge (ESD) protection for millimeter-wave (MMW) regime applied to a 60-GHz low-noise amplifier (LNA) in mixed-signal and RF purpose 0.13-$mu{hbox{m}}$ CMOS technology is demonstrated in this paper. The measured results show that this chip achieves a small signal gain of 20.4 dB and a noise figure (NF) of 8.7 dB at 60 GHz with 65-mW dc power consumption. Without ESD protection, the LNA exhibits a gain of 20.2 dB and an NF of 7.2 dB at 60 GHz. This ESD protection using an impedance isolation method to minimize the RF performance degradation sustains 6.5-kV voltage level of the human body model on the diode and 1.5 kV on the core circuit, which is much higher than that without ESD protection ( $≪$350 V). To our knowledge, this is the first CMOS LNA with RF ESD protection in the MMW regime and has the highest operation frequency reported to date.      

宽带高增益输出平衡CMOS低噪声放大器的设计

设计了一种带片内变压器、适用于0.05～2.5 GHz频段的宽带低噪声放大器(LNA).电路设计采用了并行的共栅共源放大结构,将从天线接收到的单端输入信号转换为一对差分信号输出给后级链路.针对变压器结构的LNA噪声系数不够低和输出不平衡的问题,采用了缩放技术、噪声消除技术以及两级的全差分放大器作为输出缓冲级,来有效降低电路的噪声系数,提高增益和输出平衡度.电路采用TSMC 0.18μm 1P6M RF CMOS工艺设计仿真和流片,测试结果表明:在0.05 ～ 2.5 GHz频带范围内,该LNA的最高功率增益达24.5 dB,全频段内噪声系数为2.6～4 dB,输入反射系数小于-10 dB,输出差分信号幅度和相位差分别低于0.6dB和1.8°.     

深亚微米CMOS低噪声放大器的设计

通过一个符合性能指标的，用于射频接收系统的CMOS低噪声放大性能的设计，讨论了深亚微米MOSFET的噪声情况，并在满足增旋和功耗的前提下，对低噪声放大噪声性能进行分析和优化，该LNA工作在2.5GHz电源电压，直流功耗为25mW，能够提供19dB的增益（S21），而噪声系数仅为2.5dB，同时输入匹配良好，S11为-45dB，整个电路只采用了一个片外电感使电路保持谐振，此设计结果证明CMOS工艺在射频集成电路设计领域具有可观的潜力。     

Design of Low Power 2.4GHz CMOS Cascode LNA with Reduced Noise Figure for WSN Applications

In this paper, a narrowband cascode Low Noise Amplifier (LNA) with shunt feedback is proposed. A typical inductively degenerated cascode LNA can be treated as a Common Source-Common Gate (CS-CG) two stage LNA. The series interstage inductance is connected between CS-CG stages to increase the power gain. An additional inductance which is connected at the gate of CG stage is used to cancel out the parasitic capacitance of CG stage therefore reduces the noise figure of CG stage. The shunt feedback is used to improve the stability and input impedance matching. This configuration provides better input matching, lower noise figure, low power consumption and good reverse isolation. The proposed LNA exhibits the gain of 13 dB, input return loss of ?11 dB, noise figure of 2.2 dB and good reverse isolation of ?42.8 dB at a frequency of 2.4GHz using TSMC 0.13 μm CMOS technology. It produces gain and noise figure better than conventional cascode LNA. The proposed LNA is biased in moderate inversion region for achieving sufficient gain with low power consumption of 1.5mW at a supply voltage of 1.5V.