W-CDMA系统中维特比译码器的FPGA实现

W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。     

DAB发射机系统的研究与设计

基于软件无线电思想，提出了一个数字音频广播发射机的设计方案．在介绍系统基本概念的基础上，从MUSICAM信源编码开始，逐步介绍卷积编码、时间交织、DQPSK调制、频率交织和OFDM信号的形成，最终给出完整的软件流程和硬件设计方案，并对系统性能和可行性进行了分析．     

基于STC12C2052AD的学习型万能遥控器设计

基于单片机STC12C2052AD本文设计了一款学习型万能遥控器,对其硬件电路、软件实现方法进行了介绍。详细说明了红外遥控编码学习与按键选择编码的实现过程。该遥控器以1T型单片机STC12C2052AD为核心,通过一体化红外接收头接收需要学习的遥控编码,通过软件处理接收的编码与本遥控器的键盘按键相对应,在使用时,将其调制在38KHz的载波信号上发送出去。为了使用方便,采用24C08作代码存储器,实现编码掉电存储。以软件代替了硬件,节约了资源。     

一种可配置的动态仿真系统的设计

针对动态仿真系统的设计,当硬件需要进行调整或仿真内容发生调整,必须对软件进行重新编码,提出了硬件和软件的可配置设计的策略.文章在介绍整个系统构架的基础上,重点介绍了实现该技术所采用的软、硬件设计方法,对于设计高可维护性、可扩展性的系统提供了参考.     

CDMA系统中反向链路卷积编码器的CPLD实现

介绍了CDMA系统中反向链路卷积编码器的原理;介绍了一种基于复杂可编程逻辑器件,利用VHDL硬件描述语言实现IS-95CDMA系统中反向链路卷积编码器的方法,并给出了在MAX+PLUSII软件下的仿真结果。     

(2,1,7)维特比译码器的并行算法实现

在卫星通信中,高、中速卷积码的应用极为广泛,译码器的硬件实现一直受速度的制约,随着微电子技术的发展,可编程器件的广泛使用,对于中高速(2,1,7)卷积编码的Viterbi(维特比)译码器,完全由硬件实现已成为可能。在并行算法设计中,ACS运算器的硬件规模占了整个译码器硬件的一半以上,如果在FPGA(可编程门阵列)中使用多路复用技术来实现(2,1,7)Viterbi译码,可以减少约2／3的器件规模。     

基于DSP芯片的MPEG-4视频编码PCI板卡的设计与实现

在研究图像压缩编码技术的基础上,给出了基于TMS320C6711芯片和PCI总线(PCI9054)的MPEG-4视频编码卡的硬件设计、软件流程和编码优化的实现方法.测试证明,此PCI板卡视频图像处理速度快,满足了实时视频处理的要求,可广泛应用于实时通信系统、远程视频监控等领域.     

基于TM1300的嵌入式网络视频编码器的设计

介绍了一种适用于IP网络的基于TM1300芯片的嵌入式视频编码器的硬件设计和软件体系.硬件设计由以下四个单元组成:以TM1300为核心的视频编码单元和协议处理单元;采用RTL8139C(L)芯片的网络接口单元;以及以单片机W77E58为核心的完成摄像头控制和透明数据传输的外围扩展单元.软件部分采用专门针对多媒体信息处理的一种组件对象模型TSSA(triMediasoftwarestreamarchitecture)软件流体系结构.实验结果表明嵌入式视频编码器实现了视频的实时编码传输,同时具有清晰流畅的图像质量.     

一种高度并行的卷积神经网络加速器设计方法

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法. 该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传输与计算,以提高加速器的数据传输和计算速度,并适应多种尺寸的输入图像;采用多卷积核并行计算方法,使不同的卷积核可同时对输入图片进行卷积,以实现卷积核层面的并行计算;基于该方法建立硬件资源与性能的数学模型,通过数值求解,获得性能与资源协同优化的高效卷积神经网络硬件架构方案. 实验结果表明: 所提出的方法,在Xilinx Zynq XC7Z045上实现的基于16位定点数的SSD网络(single shot multibox detector network)模型在175 MHz的时钟频率下,吞吐量可以达到44.59帧/s,整板功耗为9.72 W,能效为31.54 GOP/(s·W);与实现同一网络的中央处理器(CPU)和图形处理器(GPU)相比,功耗分别降低85.1%与93.9%;与现有的其他卷积神经网络硬件加速器设计相比,能效提升20%~60%,更适用于低功耗嵌入式应用场合.     

基于红外技术的城市公交系统的实现

为解决城市公交系统存在的问题,设计了一种基于红外技术的城市公交系统的原型.详细介绍了系统的硬件设计以及红外信号的单片机软件编码和解码方法,以CHQ0038为红外接收头,实现了红外信号的可靠发送和接收,传输距离可达到15 m.     

一种改进的（2,1,7）Viterbi译码器设计方法

（2,1,7）卷积码已成为商业卫星通信系统中的标准编码方法,但译码器的译码速度和硬件资源消耗一直是制约问题。提出了一种改进的设计方法,采用步进式归一化的路径度量值、全并行ACS结构和回溯法,并在软件设计中对幸存路径存储和输出单元（SMU and OUT）做较大改进,减少对RAM的读写次数。该方法提高了译码速度并降低了功耗,通过ModelSim10.0c仿真证明了该方法在译码性能上的优越性。     

国际一号码（POCSAG码）的接收及软件实现

利用寻呼接收机,移动电话实行特种服务越来越方便,传送的信息是国际一号码,实际应用中,国际一号码的接收,解码,显示主要利用硬件电路实现,该文从使用的角度阐述了寻呼发射台发射的国际一号码（POCSAG码）的编码格式,码字结构,各种地址码,信息码的编码方式,从经济指标入手,主要利用软件配以简单的硬件电路实现国际一号码的接收,解码纠错和显示。给出了国际一号码的硬件接收电路以及定时接收信息流的软件流程框图。     

Punctured Woven卷积码的设计与仿真

编织(Woven)码是一类包容性极强的新型纠错码,由于其自身的组合性导致它的编码效率不高、译码延迟大及硬件复杂性高,这些缺点制约了编织卷积码(WCCs)的应用。为了推动WCCs在实际通信系统中的应用,提高其编码效率,该文采用了删余技术,提出将其内外成员码分别进行删余。对删余WCCs在加性的变斯噪声(AWGN)信道上进行了设计与仿真,证实了删余后的外经结构WCCs在相同的码率和相同的外编码器个数情况下有比非删余的WCCs更优的误码率(BER)性能,且大大降低了其编译码的复杂性,提高了其编码效率。     

一种实用的堆栈译码器

本文讨论了软件实现卷极码堆栈译码算法中的几个主要问题.给出一种适于编程实现的路径量度表达式,实现了这种译码器的链表结构及限制译码中路径增长的方法,构造出编译码过程中的码树存贮表.     

分组码的块内卷积交错编码

文章在分组码卷积交错编码的基础上，提出了一种分组码的块内卷积交错编码实现方案，并结合编码实例讨论了该编码方案的纠错性能。     

TMS320C25实现的可变码率软半决Viterbi译码器

该文介绍一种用高速数字信号处理器TMS320C25实现的码率由R=1/2变为R=3/4的可变码率软判决Viterbi译码器,该译码器的码型选为约束长度K=7的标准(2,1,6)卷积码,其硬件很简单,系统成本低,信息译码速率达7kb/s;对其软件稍加修改,便可得到其它高码率的可变码率软判决Viterbi译码器。     

数字跳频通信设备关键技术的研究与实现

使用OMAP5912实现G723．1语音编解码,经过信道编解码,以及ARM与DSP的相互通信,实现了数字跳频手持设备．描述了该实现过程,以及所涉及的跳频通信理论、信道编码理论和语音编码技术、与设备所使用的TIOMAP嵌入式系统平台、射频模块、语音编解码芯片的软硬件环境．     

MPEG声音编码的单片DSP实现

为了开发价廉的单片定点ＤＳＰ声音编码器,对ＭＰＥＧ声音编码标准参考算法的运算量和存储量要求进行了比较深入的分析,综合考虑了编码质量和处理器速度的要求,结合计算机仿真结果,指出了使用单片定点ＤＳＰ实现的关键所在．基于ＡＤ公司的ＡＤＳＰ－２１８１,充分利用其为声音处理优化的硬件结构,设计实现了实时ＭＰＥＧ声音第２层编码的软硬件方案．测试结果表明,在采用基于ＭＡＣ的滤波器精度扩展和改进的心理声学模型算法的条件下,编码质量和实时性都能得到保证     

一种基于决策层融合的多模态情感识别方法

设计了一种软硬结合的多模态情感识别系统,使用语音和面部表情两个模态,通过梅尔频率倒谱系数与卷积神经网络对情感进行识别和分类,同时将语音情感识别迁移到神经网络计算棒以降低环境负载. 在模态融合时,采用决策层融合的方式来提高识别准确率. 实验结果表明,系统拥有较高的识别准确率,且能够在性能较差的运行环境中保持运行速度.