DAM自动测试系统的研制

数字阵列雷达是近几年发展迅速的一种新型相控阵雷达,其中,数字阵列模块是数字阵列雷达的关键核心部件之一。针对数字阵列模块的大批量生产以及测试难点,需要专门研究数字阵列模块自动测试技术。详细介绍了 DAM 自动测试系统的功能组成、系统硬件及测试软件设计,尤其是 DAM 通道数字化接收性能指标的数据分析处理方法。目前系统已经成功应用,具有测试效率高、测量结果准确、操作简易等特点,有效地解决了 DAM 批量生产测试需求,具有较大的社会效益和经济效益。     

相控阵雷达多通道数字收发电路的设计

相控阵雷达的收发分系统多采用全数字阵列体制,收发分系统以数字阵列模块为核心,以搭积木的方式构筑雷达的有源天线阵面,每个阵列单元均包含完整的数字化收发通道。针对这种技术需求,提出了一种应用于相控阵雷达数字阵列模块(DAM)内多通道数字收发的电路设计,分别从数字收发系统及数字收发电路的工作原理、器件选择、电路设计等方面进行了详细阐述,重点在高速PCB数模混合电路设计电磁兼容方面分享了工程实践经验,最后提供了主要指标测试结果。     

数字阵列雷达用电源模块的研究与实现

针对数字阵列雷达中的关键部件数字阵列模块（DAM）提出分布式供电方案,分析了DAM用电源模块的设计难点,针对DAM用电源模块的关键技术—补偿环路设计、脉冲调制输出技术和电磁兼容设计进行了详细讨论,给出了变换器的传递函数、补偿网络的选择和零极点配置方法以及储能解耦电容的设计依据,模块实验结果完全达到设计要求,充分证明了设计方法的正确性。为了实现小体积和良好的散热能力,文中介绍了模块的结构工艺和热设计。模块批量生产结果稳定可靠,证明了技术方案的有效性。     

数字阵列收发组件FPGA远程配置的研究与实现

数字阵列雷达(DAR)正成为相控阵雷达的一个重要发展方向,数字阵列收发组件(DAM)是其核心。针对数字阵列雷达DAM模块数量众多,通常与阵列天线集成安装在舱外导致调试困难的实际情况,给出了一种数字阵列收发组件现场可编程门阵列(FPGA)远程配置的设计方法,利用Flash存储配置数据、CPLD产生配置时序和通信接口、复用系统通信光纤,较好地解决了DAM模块远程调试的难题,动态重构技术的应用极大地提高了系统的试验效率,在某数字阵列雷达演示验证项目中得到成功应用,取得了良好的效果。     

一种轻量化高效率P频段数字阵列模块设计

为了满足未来大型相控阵天基雷达对低剖面、轻量化有源天线阵面的需求,设计了一种P频段14通道数字阵列模块(Digital Array Module,DAM).通过精简的系统架构设计、高密度集成的电路设计和紧凑的结构设计一系列技术方法,克服了DAM小型化和轻量化的设计难点,同时又获得了高效率和其他优良的电性能.最终研制得到样机,质量低至2.23 kg,效率达到45％(10％工作比),在天基雷达领域具有很好的应用前景.     

米波段数字阵列雷达的设计

米波段数字阵列雷达（DAR）设计具有与微波频段不同的特点,主要表现在极化选择对雷达威力和测高精度的影响,多径效应明显带来的超分辨测角技术在米波段低仰角测高中的应用,以及采用发射射频DDS技术和接收射频数字化技术的米波段数字阵列模块（DAM）的设计等方面,另外大容量数据的实时传输也是数字阵列雷达必须解决的难题之一。文中对米波段DAR设计中面临的几个问题进行了讨论,并结合仿真结果和工程实践给出了建设性建议。     

多路DAM自动测试系统设计

数字阵列模块(Digital Array Module,DAM)是数字阵列雷达的核心部件,其设计高度集成,技术指标繁多,传统的测试系统效率不高。通过多路DAM自动测试系统设计的可行性分析,优化各技术指标的测试流程和方法,采用高速光纤调制解调、多路发射同步测试、移相精度快速测试等一系列测试技术,完成了4路DAM并行测试的多路DAM自动测试系统设计,并在生产线上进行了测试验证,在自测模式下完成4路DAM的测试时间小于50min,测试效率大幅提高,为我国某重点型号雷达的科研生产提供了重要支撑和保障。     

DDS在数字阵列雷达中的应用

介绍了直接数字合成技术（DDS）的工作原理,分析了其结构组成、特点和影响其性能的主要参数;并针对其特点讨论了它在数字阵列雷达中的应用,讨论了一种以DDS单元为核心的相控阵数字阵列模块实现方案,以及该设计方案的特点;在此基础上重点对数字阵列模块的DDS单元电路进行了设计;由于直接数字合成技术具有分辨率高、转换速度快、波形捷变方便等优点,使数字阵列雷达的整体性能得到了显著提高,最后给出了数字阵列模块的实验结果。     

一种C波段数字阵列模块设计与研究

介绍了一种C波段数字阵列模块的设计,该模块可应用于数字阵列雷达中,该模块包含独立可控的多个通道,易于实现收发数字波束形成,阵列模块中电路共用部分均采用集中供给,将混频器、滤波器等器件采用收发共用,使得阵列模块的集成度大幅提高。     

数字阵列雷达数字收发ASIC芯片设计

数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计(ADC/DAC/DDC/DDS),给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。     

Ka波段双平衡星型混频器的设计与仿真

采用0.15μm GaAs PHEMT工艺,设计了一个26-38 GHz单片双平衡星型混频器,本设计改变了星型混频器一贯的混合微波集成电路结构,设计了版图实现单片集成,最后得出电磁仿真结果。此混频器能在中频为DC-12 GHz时,电磁仿真结果达到7-10 dB的变频损耗和15 dB以上的端口隔离。     

半模基片集成波导平衡混频器的设计实现

利用半模基片集成波导3 dB电桥设计了一种X波段单平衡混频器,并用印刷电路板工艺实现。首先设计并测试了半模基片集成波导电桥的性能,并给出测试结果。然后将半模基片集成波导电桥用于单平衡混频器的设计,并给出混频器的具体电路形式。该混频器具有良好的性能,与原有的基片集成波导电桥混频器相比体积更小、重量更轻。经测量混频器变频损耗小于8.6 dB,并在9 GHz～12 GHz频带内获得了比较好的响应平坦度。     

8mm集成环形倒扣混频器设计和研制

用HP ADS软件优化设计了 8mm集成环形倒扣混频器电路 ,在射频频率为 35 .1GHz,本振频率为 35GHz时 ,三端口具有良好的隔离特性 ;计算机仿真最佳本振功率为 6～ 15dBm ,变频损耗小于 5dB .研制了集成倒扣 8mm混频器芯片面积为 3× 3.75 μm2 ,实测结果与设计结果吻合较好     

一种鳍线混频器的设计

研究一种用于近程雷达的毫米波混频器的设计,电路结构上采用简单易于实现的单端混频器结构,通过环行器来实现本振和信号的输入,环行器的功率分配可根据雷达的作用距离来进行设计,采用鳍线结构来实现混频器的匹配输入,通过一个滤波电路来实现中频输出,尽可能地减小混频损耗.经测试,当工作频率为30 GHz时,变频损耗仅为6 dB.     

一种基于DDS的改进信号合成电路设计

传统的信号合成电路利用DDS产生载波信号,再将原信号利用乘法器和加法器来进行合成.基于ROM查找表法和CORDIC算法,本设计提出了一种改进结构.仿真与分析结果表明,与原有电路结构相比,改进后的数字信号合成电路精度高、硬件开销小.     

10Gb/s0.18μm CMOS预处理芯片

介绍采用0.18μm CMOS工艺设计并实现的光纤通信接收机时钟恢复电路预处理器。核心电路采用乘法器加LC选频器的结构。测试结果表明,该电路可工作在10Gb/s 的输入速率上。     

数字阵列雷达的发展与构想

雷达阵列技术的不断进步促进了数字阵列雷达的诞生与发展。对数字化雷达演进及其发展进行了评述,详细分析了数字阵列雷达的系统结构、典型特点、性能优势、演进过程和发展现状。最后,提出了数字阵列雷达未来发展的构架。未来数字阵列雷达将由高度集成的微波子系统加高性能的运算处理平台组成。随着技术的不断进步,未来数字阵列雷达必将朝着通用、灵活、高性能、低成本方向快速发展。     

基于F1596的乘积型混频器电路设计与实现

针对混频器在接收机电路中的重要性,设计实现了一种基于F1596的乘积型混频器电路。为使该电路能够输出频率稳定的信号,在电路设计中采用鉴频器取样控制VCO产生的本振信号,使该电路具有频谱纯净、失真度小、输出稳定等优点,满足了接收机混频器的使用要求。