共查询到19条相似文献,搜索用时 109 毫秒
1.
2.
DVB是数字视频广播标准,它采用MPEG-2传输流作为其传输层标准。将对应用于其系统中的RS(204,188)纠错编译码进行理论上的探讨,给硬件电路的设计与实现提供思路。 相似文献
3.
4.
5.
针对井下通信信道的特点 ,介绍了一种信道编码方式 ,其能有效地纠正井下数字通信中常见的突发错误 ,对提高井下通信的可靠性有着重要作用 相似文献
6.
在引入RS码编译码原理的基础上,通过对二维条码PDF417码和四一七国家条码规范的分析和研究,将RS码技术应用到PDF417码纠错码的编码、译码算法过程中,完成了PDF417纠错的实现,同时给出了在GF(929)域中计算3的幂值的方法,解决了中间结果过大导致数据溢出的问题。为PDF417码的纠错码提供了一个完整的解决方案。 相似文献
7.
朱晓梅结 《计算机与数字工程》1997,25(2):46-50
本文介绍了几在个实现基于消息通信源到并行编译中遇到的问题,如计算模型的选取、源程序中输入与输出语句的处理、过程参数引起的数据传送量不确定的问题、FIF句引起的消息送的不确定性、组的部分修改与整体相关的矛盾性、以及非线化的控制语句问题,并给出了其中一些产实现方案。 相似文献
8.
针对图像在打印传输或者扫描过程中,存在大量误差,图像发生失真.该文提出一种专门应用于图像的交织里德所罗门码设计方法,该方法是通过用交织编码将图像中突发错误离散为随机错误,再由RS(里德所罗门码)编码处理随机错误.两种方法的结合作用,最大限度地提高数据纠错能力,利用C语言程序实现.试验结果证明,图像交织里德所罗门码法很好地纠正了图像中错误数据,使图像质量大幅提高,效果明显. 相似文献
9.
10.
适用于CCSDS标准的RS(255,223)码编码器设计* 总被引:1,自引:0,他引:1
研究了在CCSDS标准下RS编码器的时域编码方法。分析了RS码的编码原理,基本单元电路设计,包括有限域加法器和乘法器,并着重阐述了自然基下常系数并行乘法器的实现方法。在此基础上,选用系数对称的生成多项式,在QuartusⅡ5.0编译环境下设计了RS(255,223)对称结构的编码器,节约了硬件资源,给出了仿真结果图,经检验输出结果正确。采用此方法设计的RS(255,223)编码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点。 相似文献
11.
12.
胡庆丰 《计算机工程与科学》1998,20(1):28-30
NASParllelBenchmarks(NPB)是为了测试和评价超级计算机性能而设计的并行 基准测试程序集MGBenchmark是其中的一个核心程度. 相似文献
13.
高速路由器并行交换技术研究 总被引:1,自引:0,他引:1
提出一种基于低速输入缓存交叉开关的并行交换结构PSIQC(parallel switch based on input-queued crossbars),该结构不但具有很好的性价比和可扩展性,而且易于实现,为解决PSIQC中负载均衡分配和报文不乱序这两个关键问题,还提出RRDS(rould robin and deterninistic sequence)算法,该算法实现简单,能保证同一条流的报文顺序不变,而且没有增加额外的传输开销,模拟结果显示,RRDS算法能够将负载均匀地分配到各交叉开关,系统吞吐率和平均信元延时与相同容量的集中式交换开关基本相当,可满足实际应用需要。 相似文献
14.
为满足全方位视觉运动目标检测跟踪系统中检测和跟踪实时性的要求,采用多核程序设计和并行处理技术,对系统中连通域标记算法,重新进行了设计和实现。为解决由图像分割造成的连通域的分离,应用边界处的游程码,将两个不同任务块中分割处的连通域合并成一个连通域。最后通过实验证明该并行算法比传统算法在多核处理器上运行更快,更好地解决了多核处理器饥饿问题,让多核处理器发挥了更高的效率。 相似文献
15.
CGBenchmark是NASParalelBenchmarks(NPB)中的一个核心程序,它用共轭梯度法求大型稀疏对称正定矩阵的最小特征值,本文介绍其主要算法,并给出在分布式环境下的高效并行算法,最后给出了在SGIChalengePVM平台上的测试结果 相似文献
16.
Android 系统是当前最为流行的嵌入式操作系统之一,具有很高的市场占用率。随着我国互联网技术不断地
发展,智能家居技术在这个大环境下也得到快速的普及。本系统主要研究基于智能家居的机器人小车,利用智能小车本身所
具有的可刷机、路由、摄像功能,在Android 终端开发出一款具有趣味性、实用性以及一定商业价值的智能家居软件。 相似文献
17.
本文介绍了一种并行高速乘法器的设计原理与方法。该乘法器基于一片FPGA芯片实现,应用在通用数字神经处理芯片中,运作良好,工作主频可达30MHZ,达到了预期的目标。同时,这个高速乘法器也可用作DSP数字信号处理器的基本运算单元 相似文献
18.
19.
阐述了基于片上系统(System-on-Chip)技术的超高速CCSDS空间数据系统咨询委员会,Consultative Committee on Space Data Systems遥测系统的实现。着重讨论了采用高速现场可编程器件(FPGA)实现的遥测数据处理系统,包括容错帧同步、帧同步保护、解扰和RS解码、SoC。 相似文献