共查询到16条相似文献,搜索用时 109 毫秒
1.
2.
基于CORDIC(坐标旋转数字计算)算法的NCO(数控振荡器)设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。 相似文献
4.
该文介绍了坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)的基本原理及其典型应用,并指出传统CORDIC算法在应用方面的不足;在此基础上,针对数字控制振荡器(numerical controlled oseillator,NCO)的设计,对其进行了改进,解决... 相似文献
5.
6.
7.
基于CORDIC算法的高速直接数字频率合成技术的ASIC实现 总被引:1,自引:0,他引:1
文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程,然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构,并根据算法特点在设计中引入流水线结构设计。 相似文献
8.
一种基于CORDIC算法的高精度数控振荡的ASIC设计 总被引:1,自引:0,他引:1
提出了一种基于CORDIC(COordinate Rotation Digital Computer)算法的流水线型数控振荡器的实现方法。硬件描述语言的仿真与综合结果表明,采用这种方法设计的数控振荡器精度高、误差小、结构简单;与基于查找表的数控振荡器相比,更易于ASIC实现。 相似文献
9.
10.
研究了一种基于查找表和CORDIC (Coordinate Rotation Digital Computer)算法相结合的数控振荡器(NCO)的实现方法,与仅基于查找表的方法相比,该方法结构简单、精度高、耗费资源少.仿真和验证结果表明,该设计是可行的,并易于FPGA实现. 相似文献
11.
12.
《无线电工程》2017,(12):71-74
在数字下变频中传统数字控制振荡器(Numerically Controlled Oscillator,NCO)模块都是基于查找表结构的,该结构在FPGA内部实现需要占用大量ROM资源,针对这一问题,提出采用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法进行NCO设计,相比传统的NCO设计,该方法具有输出信号频谱纯度高、能够直接混频而不需要乘法器等优点。设计中采用变象限映射方法解决CORDIC算法无法全周期覆盖的问题,采用流水线技术解决串行迭代带来难以实时输出的问题。经过Modelsim仿真分析,实际输出值与理论值之间的相对误差在10-4~10-5数量级范围内,满足数字下变频中NCO的性能需要。 相似文献
13.
14.
基于CORDIC算法的高速可配置FFT的FPGA实现 总被引:1,自引:0,他引:1
论述了一种用于星载合成孔径雷达(SAR)星上数据实时自主处理系统中的高性能FFT的FPGA实现.采用CORDIC算法实现复数乘法,降低了系统的复杂性,提高了运算速度,并提出一种新型便捷的旋转因子产生方法,无需额外的ROM资源.采用块浮点的数据类型,有效避免了大点数FFT的溢出问题.运算点数可配置,能够实现64~32k点,实部、虚部均为16bit数据的FFT运算.整体设计采用16点并行流水结构,提出了适用于16通道并行读写的无冲突地址产生方法.最高工作频率可达118.89MHz,100MHz频率下,1024点FFT的计算时间仅为4.48μs,完全满足高速实时的运算要求. 相似文献
15.
高速CORDIC算法的电路设计与实现 总被引:1,自引:0,他引:1
CORDIC(coordinate rotation digital computing)算法能够通过简单的移位、加减运算得到任意输入角度的正弦或余弦值,具有速度快、精度灵活可调、硬件实现简单等优点.在深入分析CORDIC基本算法原理的基础上,实现了一种改进算法,这种改进算法的迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,从而提高了CORDIC算法的运行速度,减小了电路规模,并且对算法的综合性能也有一定改善. 相似文献
16.
频移键控(FSK)是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。提出一种基于流水线CORDIC算法的2FSK调制器的FPGA实现方案,可有效地节省FPGA的硬件资源,提高运算速度。最后,给出该方案的硬件测试结果,验证了设计的正确性。 相似文献