<100>沟道方向对高迁移率双轴应变硅p-MOSFET的作用

双轴应变技术被证实是一种能同时提高电子和空穴迁移率的颇有前景的方法;<100>沟道方向能有效地提升空穴迁移率.研究了在双轴应变和<100>沟道方向的共同作用下的空穴迁移率.双轴应变通过外延生长弛豫SiGe缓冲层来引入,其中,弛豫SiGe缓冲层作为外延底板,对淀积在其上的硅帽层形成拉伸应力.沟道方向的改变通过在版图上45°旋转器件来实现.这种旋转使得沟道方向在(001)表面硅片上从<110>晶向变成了<100>晶向.对比同是<110>沟道的应变硅pMOS和体硅pMOS,迁移率增益达到了130%;此外,在相同的应变硅pMOS中,沟道方向从<110>到(100)的改变使空穴迁移率最大值提升了30%.讨论和分析了这种双轴应变和沟道方向改变的共同作用下迁移率增强的机理.     

应变硅pMOS反型层中空穴迁移率k·p及蒙特卡罗模拟研究

对应变硅pMOS反型层中的空穴迁移率进行了理论研究.使用应力相关的6能带k·p模型,自洽地求解垂直于沟道方向的一维薛定谔方程与泊松方程,获得反型层中二维空穴气的能带结构.采用蒙特卡罗方法对单轴压应力和双轴张应力情况下的空穴迁移率进行了模拟研究,得出了沟道迁移率随垂直于沟道电场变化的曲线,并与常规的非应变硅pMOS迁移率进行了比较.模拟结果显示:无论是单轴压应力还是双轴张应力,都使得空穴迁移率增大.当单轴压应力沿着[110]沟道时,迁移率增大的幅度最大,平均增幅可达到170%左右.     

应变硅pMOS反型层中空穴迁移率k·p及蒙特卡罗模拟研究

对应变硅pMOS反型层中的空穴迁移率进行了理论研究.使用应力相关的6能带k·p模型,自洽地求解垂直于沟道方向的一维薛定谔方程与泊松方程,获得反型层中二维空穴气的能带结构.采用蒙特卡罗方法对单轴压应力和双轴张应力情况下的空穴迁移率进行了模拟研究,得出了沟道迁移率随垂直于沟道电场变化的曲线,并与常规的非应变硅pMOS迁移率进行了比较.模拟结果显示:无论是单轴压应力还是双轴张应力,都使得空穴迁移率增大.当单轴压应力沿着[110]沟道时,迁移率增大的幅度最大,平均增幅可达到170%左右.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变硅电子迁移率解析模型

提出了一个应变硅沟道电子迁移率解析模型.模型以应变张量为对象研究应变硅沟道电子迁移率,因此与工艺相独立;适用于施加双轴应力及<100>/<110>方向单轴应力,沟道方向为<100>/<110>的器件;易于嵌入常用仿真工具中.     

应变硅电子迁移率解析模型

提出了一个应变硅沟道电子迁移率解析模型.模型以应变张量为对象研究应变硅沟道电子迁移率,因此与工艺相独立;适用于施加双轴应力及<100>/<110>方向单轴应力,沟道方向为<100>/<110>的器件;易于嵌入常用仿真工具中.     

薄虚拟SiGe衬底上的应变Si pMOSFETs

成功地试制出薄虚拟SiGe衬底上的应变Si pMOSFETs.利用分子束外延技术在100nm低温Si(LT-Si)缓冲层上生长的弛豫虚拟Si0.8Ge0.2衬底可减薄至240nm.低温Si缓冲层用于释放虚拟SiGe衬底的应力,使其应变弛豫.X射线双晶衍射和原子力显微镜测试表明:虚拟SiGe衬底的应变弛豫度为85%,表面平均粗糙度仅为1.02nm.在室温下,应变Si pMOSFETs的最大迁移率达到140cm2/(V·s).器件性能略优于采用几微米厚虚拟SiGe衬底的器件.     

应用400℃低温Si技术制备应变Si沟道pMOSFET

在利用分子束外延方法制备SiGe pMOSFET中引入了低温Si技术.通过在Si缓冲层和SiGe层之间加入低温Si层,提高了SiGe层的弛豫度.当Ge主分为20%时,利用低温Si技术生长的弛豫Si1-xGex层的厚度由UHVCVD制备所需的数微米降至400nm以内,AFM测试表明其表面均方粗糙度(RMS)小于1.02nm.器件测试表明,与相同制备过程的体硅pMOSFET相比,空穴迁移率最大提高了25%.     

一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.     

一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.     

一种新颖的应变Si沟道pMOSFET制作技术

在应变Si沟道异质结场效应晶体管（HFET）制作过程中，引入分子束外延（MBE）低温Si (LT-Si）技术，大大减少了弛豫SiGe层所需的厚度. TEM结果表明，应变Si层线位错密度低于1E6cm-2.原子力显微镜（AFM）测试表明，其表面均方粗糙度小于1.02nm.器件测试结果表明，与相同条件下的体Si pMOSFET相比，空穴迁移率提高了25%.     

Ge/SiGe异质结构肖特基源漏MOSFET

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。     

采用SiGe虚拟衬底高迁移率应变硅材料的制备和表征

研究了生长在弛豫Si0.79Ge0.21/梯度Si1-xGex/Si虚拟衬底上的应变硅材料的制备和表征,这一结构是由减压外延气相沉积系统制作的.根据双晶X射线衍射计算出固定组分SiGe层的Ge浓度和梯度组分SiGe层的梯度,并由二次离子质谱仪测量验证.由原子力显微术和喇曼光谱测试结果得到应变硅帽层的表面粗糙度均方根和应变度分别为2.36nm和0.83%;穿透位错密度约为4×104cm-2.此外,发现即使经受了高热开销过程,应变硅层的应变仍保持不变.分别在应变硅和无应变的体硅沟道上制作了nMOSFET器件,并对它们进行了测量.相对于同一流程的体硅MOSFET,室温下观测到应变硅器件中电子的低场迁移率显著增强,约为85%.     

硅基不同晶面上的空穴迁移率研究

近年来,金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸减小并进入纳米尺度,为了改善器件的短沟道效应,器件由原来的平面结构改为立体结构。而在立体结构器件中,沟道由不同于传统Si(100)晶面的Si晶面所组成。因此,为了了解不同Si晶面上器件反型层空穴迁移率的变化情况,在不同晶面Si衬底上分别制作了pMOSFET,并研究了器件的空穴迁移率。采用Split C-V方法测试了Si(100),(110),(111)和(112)晶面上器件的空穴迁移率。结果表明,Si(110)晶面上的空穴迁移率最大,Si(112)晶面上<111>沟道方向空穴迁移率比(110)晶面上空穴迁移率小,而略大于(100)和(111)晶面上的空穴迁移率,(100)晶面上的空穴迁移率最小。     

采用SiGe虚拟衬底高迁移率应变硅材料的制备和表征

研究了生长在弛豫Si0.79Ge0.21/梯度Si1-xGex/Si虚拟衬底上的应变硅材料的制备和表征,这一结构是由减压外延气相沉积系统制作的.根据双晶X射线衍射计算出固定组分SiGe层的Ge浓度和梯度组分SiGe层的梯度,并由二次离子质谱仪测量验证.由原子力显微术和喇曼光谱测试结果得到应变硅帽层的表面粗糙度均方根和应变度分别为2.36nm和0.83%;穿透位错密度约为4×104cm-2.此外,发现即使经受了高热开销过程,应变硅层的应变仍保持不变.分别在应变硅和无应变的体硅沟道上制作了nMOSFET器件,并对它们进行了测量.相对于同一流程的体硅MOSFET,室温下观测到应变硅器件中电子的低场迁移率显著增强,约为85%.     

应变Si_(1-x)Ge_x(001)空穴有效质量各向异性

利用应变Si1-xGex技术提高空穴迁移率是当前国内外关注的研究领域和研究发展重点。基于KP理论框架,研究获得了应变Si1-xGex/(001)Si材料沿不同晶向及各向同性空穴有效质量。结果表明,应变Si1-xGex/(001)Si带边[1-11]、[001]、[1-10]、[-110]和[100]晶向空穴有效质量在压应力的作用下变化明显,其各向异性更加显著。此外,当Ge组份较大时,带边和亚带边空穴各向同性有效质量接近,传统的"重空穴"和"轻空穴"概念失去意义。价带空穴有效质量与迁移率密切相关,该研究成果为Si基应变pMOS器件性能增强的研究及导电沟道的应力与晶向设计提供了重要理论依据。     

应变硅n-MOSFET中电子迁移率的增强及其温度特性

采用减压化学气相淀积(RPCVD)技术在弛豫Si_(1-x)Ge_x虚拟衬底上赝晶生长应变硅层,以其为沟道材料制造得到的应变硅n-MOSFET表现出显著的性能提升。研究了通过改变Si_(1-x)Ge_x中Ge的摩尔组分x以改变硅帽层中的应变以及在器件制造流程中通过控制热开销来避免应变硅层发生弛豫等关键问题。在室温下,相对于体硅器件,应变硅器件表现出约87%的低场电子有效迁移率增强,在相同的过驱动电压下,饱和漏端电流增强约72%。在293 K到353 K的温度范围内研究了反型层电子有效迁移率和饱和漏端电流随温度的变化,实验结果表明,当温度升高时应变硅材料的电子迁移率增强倍数保持稳定。     

一种适合制作CMOS的SiGe PMOSFET

在通常适合于制作埋沟SiGe NMOSFET的Si/弛豫SiGe/应变Si/弛豫SiGe缓冲层/渐变Ge组分层的结构上,制作成功了SiGe PMOSFET.这种SiGe PMOSFET将更容易与SiGe NMOSFET集成,用于实现SiGe CMOS.实验测得这种结构的SiGe PMOSFET在栅压为3.5V时最大饱和跨导比用作对照的Si PMOS提高约2倍,而与常规的应变SiGe沟道的器件相当.     

Si间隔层对利用低温Si缓冲层生长高弛豫SiGe层的影响

利用低温生长Si缓冲层与Si间隔层相结合的方法生长高弛豫SiGe层,研究了Si间隔层在其中的作用.利用化学腐蚀和光学显微镜,观察了不同外延层厚度处位错的腐蚀图样.研究了不同温度下生长的Si间隔层对SiGe外延层中位错形成、传播及其对应变弛豫的影响.结果表明Si间隔层的引入,显著改变了外延层中位错的形成和传播,进而使得样品表面形貌也呈现出较大的差异.