16兆位DRAM

<正> 据日本《JEE》杂心1983年3月号报道,松下、日立和东芝公司宣布制成16兆位DRAM样机,在一块芯片上可集成约3400万只晶体管。 松下公司采用线宽0.5μm技术及开型位线方法,形成1.5×2.2μm的存储单元,以位线和字线相交处形成的沟道环绕之。为了实现这一结构,该公司在每256条实字线处采用赝字线用以消除耦合噪音,为有较高的密度,在每两条位线上排列一个读出放大器。它采用包括水溶性聚合物和γ射线步进机的4层保护膜。松下公司宣布了16兆字×1位和4兆字×4位结构的器件,这两种芯片的尺寸为5.4×17.38mm,存取时间为65毫微秒。     

兆位级DRAM掩模版的检测技术

针对华晶科研所设计的JSC71095CFAR电路来阐述兆位级DRAM掩模版的质量要求，从而建立兆位级掩模版检测程序，以及切实有效的质量参数指标。并重点描述掩模版“0”缺陷的实现和CD尺寸、套准精度的测试技术及SPC质量统计技术。     

世界最小型1兆位DRAM

三菱电机公司研制成功世界最小的1兆位DRAM(动态随机存取存储器)已投放市场。该存储器采用三菱电机公司独自的极小封装技术,体积仅为以前的1兆位DRAM的四分之一,堪称是面向办公室自动化设备和书本型个人计算机等市场的战略商品。这一称作“VSOP封装”的新产品由于采用了比以往产品高一级的0.9μm处理工艺,既达到超薄型的封     

日富士通公司开发成功256兆位DRAM

<正> 日本富士通公司于今年(1993年)1月在日本电子情报通讯学会召开的“半导体材料、器件研究会”上宣布开发成功第一块256兆位DRAM。 这种新开发的256兆位DRAM芯片采用准分子激光光源的光学片子步进机与电子束直写系统混合曝光技术制成,最小线宽0.2微米,芯片面积为400平方毫米(16.1×24.9mm),单元面积0.67平方微米,存取时间为40纳秒。     

采用降低功耗技术的实验性1兆位DRAM

实现一兆位DRAM需要解决的严重问题之一就是与数据线充、放电有关的功耗问题。为解决这一问题,本文提出了能使功耗减少大约1/4的三种方法:多路数据线结构、512刷新周期以及芯片电压限制电路。通过46平方毫米的实验性n-MOS1兆位DRAM芯片的设计和分析,证明这些方法是有效的。当周期时间为260毫微秒、快速存取时间为90毫微秒时,制作的1兆位DRAM芯片额定工作功耗是295毫瓦。还论述了进一步降低功耗的可能性。     

实现4兆位DRAM的主要亚微米工艺技术

1M位DRAM已经突破了器件实用化研究阶段,工艺开发的重点已逐渐转移到4M位DRAM用的工艺上。4M位DRAM确实是用超微图形而大量生产出来的最早的LSI,但要突破1微米条宽这一大关,大量的技术革新是必不可少的。 日本三菱电机公司LSI研究所,在1984年国际固体器件、材料会议(神户)和VLSI讨论会(圣迭戈)上相继发表了实现4M位DRAM的关键——几种基本图片加工的部分技术。     

30nm级4Gb DDR3DRAM：DRAM

三星电子推出量产30nm级4GbitsDDR3DRAM基板的32GB内存模块。内存模组具有高性能、低功耗、大容量等特点,能够在1．35V的电压下达到1．866Mbps传输速度,     

在一块芯片上集成225万个元件的1兆位DRAM

日本的东芝公司于去年11月1日发表了新一代超大规模集成电路的文章,它采用1.2μm的微细加工技术及新的元件隔离技术(BOX),在一块芯片上集成了约220万个元件的1M位动态RAM。 存取时间70ns 此超LSI,在4.78×13.23平方毫米的硅芯片上集成的元件是目前已达到实用化的最先进的超LSI-256k位DRAM的4倍,并将这种器件封装在与256k位DRAM     

适用于千兆位级DRAM的低电压、高速DRAM电路技术

据《电子材料》1995年第4期报道，目前，三菱电机公司业已开发出了一种适用于千兆位级DRAM的低电压、高速DRAM电路技术。以该电路技术为基础，采用0．4PmCMOS工艺试制了1．2V工作的16MDRAM，在电源电压为1．2V的低电压下实现了存取时间（tRAC）为49ns的高速工作。本开发课题的主要内容如下：（1）即使是在低电压下，也可实现高速读出工作（可能的Charge－TransferredWellSe－nsing方法），在电源电压Vcc＝1．2V下，实现5ns（19）的高速化是可能的（估计了16MDRAM的模拟值）在本读出方法中，在读出开始的同时，由于可以作到使…     

三星电子量产20纳米级4Gb超高速移动DRAM

近日,三星电子正式投产超高速移动DRAM,移动DRAM将大幅提高设备的数据处理能力,新产品将用于今年上市的高配移动设备上。4月,三星电子在业内首次量产20纳米级(一纳米等于十亿分之一米)4Gb(Gigabit)LPDDR3(Low Power Double Data Rate3)移动DRAM。此次量产的20纳米级     

三星2011年下半推出20nm级制程DRAM

<正>三星电子(Samsung Electronics)2011年将致力于提升DRAM存储器半导体制程技术水平,再拉大与其它竞争业者间差距。三星半导体事业部专务赵南成表示,2010年采用30 nm级制程制造     

2012年Flash首超DRAM DRAM前途将靠移动DRAM

缘于智能手机、平板电脑等移动电子设备的继续红火走俏,除2010年以外,Flash和DRAM市场规模日趋接近,再加近2年PC风光不再,致使DRAM需求疲软,降价声急。据市调公司IC Insights日前报告,2012年整体Flash(包括NAND和NOR)市场增长2%,达到304亿美元,终于首次超过了DRAM(280亿美元),单就NAND flash而言,今年也即将赶超DRAM。据WSTS的产品分     

DRAM迷

用“对电子工程作出了突出贡献”这样的话来评价Nicky Lu博士一点也不言过其实。1983年,Lu在IBM研究室工作,他发明了SPT(substrate Piatetrench capacitor,基底-板沟道式电容器)单元,这是使DRAM的存取速度得到极大改进(从60nsec改进到20nsec)的关键技术。Lu具有划时代意义的发明仅仅源于他本身