基于FPGA实现PN码快速捕获方案的设计

文章基于离散时间信号处理的分析方法,对多普勒频移影响PN码的性能进行了讨论。详细分析了部分数字相关器与FFT结合的频响特性并进行了系统仿真。在此基础上,提出了对存在较大多普勒频移的长伪随机码系统,采用FPGA实现部分数字相关器与FFT频率校正技术相结合的伪码捕获算法,实现较短时间捕获PN码的方案。     

P码直接捕获的研究

为保证GPS系统具有更高的抗干扰能力,需要实现快速的P码直捕。因此文中研究了P码直捕的可执行性,对XFAST、均值法和多普勒频域补偿等算法进行了研究。并将直接均值法进行改进,提出了XFAST与均值法相结合的方法,并在频域进行分段相干累加。仿真结果证明,此方法更有利于硬件实现。     

基于FPGA的HDB3码编译码器的设计

在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号,HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,在Quartus Ⅱ的环境中,实现HDB3数字基带信号的编码、译码器.本文主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍用FPGA(现场可编程阵列)完成编译码器的设计思路.     

基于FFT的P码直接捕获算法及其FPGA实现

全球卫星定位系统,具有完整的理论体系及广阔的应用前景,研究GPS系统对完善我国卫星导航定位系统有着重要意义。文中主要研究了基于FFT的P码捕获方法,给出了相应的Matlab仿真结果,并最终采用Cyclone III EP3C120F80C8芯片完成了基于FFT的P码直接捕获算法的FPGA实现。     

双向大步进法实现P码快速捕获

提出了一种基于串并行结合的双向大步进P码快速捕获方案,提供了更大的多普勒频移容忍度和更快的捕获速度,与传统的滑动相关法相比捕获速度可以提高2个或更高的数量级.最后针对一些高动态下的应用提出了基于上述思想的改进的时-频域联合搜索方案.     

基于FPGA的Turbo码译码器的设计

主要论述了一种基于FPGA的Turbo码译码器的设计。首先简单介绍了编码器和交织器的原理;然后介绍了基于Max-Log-MAP算法的译码器原理,对分量译码器做了详细论述,给出了各子模块原理和ModelSim仿真图形;最后给出了系统仿真的误码率图形。     

基于FFT实现的伪码快速捕获策略及其抗干扰特性研究

介绍了两种不同直扩系统的辅获方案;滑动相关法和基于FFT的快速捕获技术，并对基于FFT的快速捕获技术抗干扰特性进行了分析和比较.理论分析和计算机仿真结果表明，基于FFT的快速捕获法捕获速度快，复杂度低，抗干扰能力强．     

基于gold码的快速捕获方法

主要讨论扩频系统中基于gold码的快速捕获方法。捕获是扩频系统中极为重要的一环,而传统的伪码捕获算法需要的资源多,计算的时间长,所需要设计的滤波器阶数高。本文采用将扩展复制重叠算法应用于伪码捕获上的方法,结合性能优良的gold码,gold码不仅具有良好的相关性,易于产生等优点,而且相比于m序列,其可用的码的条数又远远大于m序列,所以十分适合用于扩频系统。最终得到更为快速的捕获方法,且分析了其可行性并提出了一些优化改进。     

Turbo 码编码/译码算法的FPGA实现

提出了一种用FPGA实现Turbo码编码／译码的方法,利用简单的查找表可实现经过转化后的译码算法中复杂的运算,本设计使用Altera公司的FPGA器件实现,计算机模拟表明,本设计所实现的Turbo码具有良好的性能和实用价值。     

基于FPGA的Turbo码译码器的设计

介绍了一种基于现场可编程门阵列（FPGA）的Turbo码译码器的完整的设计方案和设计结果,采用Max-Log-MAP译码算法,用Verilog语言编程,提出了正序运算和逆序运算同时进行,以及采用数组型存储器存储中间运算结果的方案,使译码速度得到提高。文中给出了Turbo码译码原理、Max-Log-MAP算法分析、基于FPGA的设计方案及实现框图、算法时序图及速度分析、仿真波形图及性能分析,结果表明,该方案正确可行,译码/纠错正确无误,且译码速度快。     

LabVIEW现场可编程门阵列模块数据采集系统仿真

现场可编程门阵列（FPGA）~数据采集、信号处理、测量控制等领域发挥着越来越重要的作用。目前,美国国家仪器（NI）公司已经将其图形化编程语言LabVIEW的应用扩展到了FPGA开发领域,从而使FPGA的开发变得相对容易和便捷。基于NI公司的CompactRIO系统架构,选用N19205模块,利用仿真技术开发了一套数据采集系统,能够对信号进行采集并分析采集信号的振幅谱和相位谱。该数据采集系统具有一定的实际意义和价值,并可进一步扩展为自动化软件测试平台。     

基于FPGA的煤粉浓度测量系统设计

煤粉浓度对电厂发电效率具有直接影响,基于可编程逻辑门阵列（FPGA）,设计了测量煤粉浓度的双通道数据采集系统。系统以 Altera 公司的 CycloneⅡ代 FPGA 为主控制芯片,通过控制 AD9223模数转换器,实现数据转换;采用 Cypress公司的 CY7C68013A芯片,以及 Slave-FIFO方式存储时序,通过 USB实现转换的数据与计算机之间的传输。采用 LabVIEW软件完成上位机数据采集界面的设计。系统实现了对煤粉浓度微弱变化的测量与控制,有效提高了煤粉的燃烧效率。     

基于FPGA的100Msps高速数据采集系统设计

本文设计了一套可以达到100Msps的数据采集、处理系统。系统采用现场可编程门阵列作为控制器件,利用现场可编程门阵列并发特性提高系统的速度,内置先入先出,利用通用串行总线芯片可实现高速传输采集数据。本系统具有数据采集、实时显示的功能,能够满足高速、实时性要求高等场合需要。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

基于FPGA的直接转矩控制系统设计

结合FPGA、DTC及NNC的特点，在FPGA中设计实现DTC并引入神经网络控制器，对电机运行性能的提高将会有其他设计平台难以媲美的优点和潜力。FPGA的快速实时响应及强大的并行处理能力，无疑是DTC和NNC必要的条件。实验证明了该方案设计的可行性，并取得了较好的磁链和速度控制效果。     

基于FPGA的高速RS编解码器设计与实现

详细介绍了RS( 255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现.根据编解码器的不同特点, 采用不同方法实现GF(28)乘法器.编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法.采用以上方法的组合,使得在资源占用允许的同时最大限度地提高了编解码速度.     

基于现场可编程门阵列的单载波频域均衡系统

利用Xilinx公司的FPGA器件,实现单载波频域均衡的算法。针对实现过程中资源消耗较多的问题,提出了基于快速傅里叶变换/逆快速傅里叶变换的突发实现方法和除法的查找表实现方法,并通过集成软件环境(ISE)软件内嵌的综合工具对整个系统进行综合,查看在使用此2种实现方法时的现场可编程门阵列内部的资源消耗,并将其与使用传统方法时的资源消耗情况进行对比,从而证实了此2种实现方法对资源的节约,同时对频域均衡系统进行了仿真,验证了方案的可行性。     

基于FPGA的dSPACE平台扩展方法

针对 dSPACE半实物仿真平台的 I/O端口、脉宽调制(PWM)路数不足的问题,提出了基于现场可编程门阵列(FPGA)的 dSPACE平台扩展方法。该方法通过建立 dSPACE和 FPGA之间的数据总线与指令总线,在 FPGA上构造指令表模块、I/O扩展模块、PWM发生器模块、A/D采样预处理模块和数据处理模块,并在MATLAB/Simulink中建立相应的控制模型,实现了dSPACE对FPGA扩展模块的控制和数据交换。实验结果表明,该方法能够节约 dSPACE资源,提高系统工作频率,增强 dSPACE的功能。     

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于Root Port仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1 620 MB/s,DMA读速率最高可达1 427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。     

基于FPGA的钢丝绳漏磁无损检测系统设计

提出一种以现场可编程门阵列（FPGA）为硬件核心的钢丝绳漏磁无损检测系统设计方案,设计了外围电路并对嵌入式IP软核进行了配置。利用C语言和VHDL硬件描述语言编写了检测系统软件程序。实验表明该系统具有功耗低、运算能力强、精度高、便于携带等优点。