一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

一种低温度系数带隙基准电压源

描述了一个具有高电源抑制比和低温度系数的带隙基准电压源电路。基于1阶零温度系数点可调节的结构,通过对不同零温度系数点带隙电压的转换实现低温度系数,并采用了电源波动抑制电路。采用SMIC 0.18μm CMOS工艺,经过Cadence Spectre仿真验证,在-20℃～100℃温度范围内,电压变化范围小于0.5mV,温度系数不超过7×10-6/℃。低频下的电源抑制比为-107dB,在10kHz下,电源抑制比可达到-90dB。整个电路在供电电压大于2.3V时可以实现正常启动,在3.3V电源供电下,电路的功耗约为1.05mW。     

一种高精度带隙电压基准源改进设计

在原有经典三条支路结构的带隙基准电路基础上,通过减少带隙电压源的电流源镜像次数及控制电流源漏源电压,在减小器件失配影响的同时,进一步减小了沟道长度调制效应的影响,大幅度提高了基准电压源的精度,降低了温度系数.封装后200片统计测试的结果:输出电压精度为1.23±0.02V,标准偏差σ仅为0.007V,-40～85℃范围内的温度系数测试值在16ppm附近,芯片电源电流为100μA.该改进电路的设计仿真结果和流片测试结果有很高的一致性.     

一种高精度带隙基准电压源设计

提出一种采用0．35umCMOS工艺制作的带隙基准电压源电路,该电路具有高电源抑制比和低的温度系数。整体电路使用TSMC0．35umCMOS工艺,采用HSpice进行仿真。仿真结果表明,在-25～＋125℃温度范围内温度系数为6．45ppm／C,电源抑制比达到-101dB,电源电压在2．5～4．5V之间,输出电压Vrel的摆动为0．1mV,功耗为0．815mW．是一种有效的基准电压实现方法。     

一种高阶温度补偿的带隙基准电压源

基于SMIC 0.18 μm CMOS工艺,设计了一种高阶温度补偿的带隙基准电压源。采用源极、漏极与栅极短接的PMOS管替代传统基准电压源中的PNP管,增加了高温区域曲率补偿电路和低温区域温度分段补偿电路。该带隙基准电压源获得了低温漂的性能。仿真结果表明,在-40 ℃~125 ℃温度范围内,该带隙基准电压源的温度系数达到1.997×10-6/℃,在频率为1 Hz、10 Hz、100 Hz、1 kHz、100 kHz时,分别获得了-77.84 dB、-77.84 dB、-77.83 dB、-77.42 dB、-48.05 dB的电源抑制比。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

高性能CMOS带隙基准电压源及电流源的设计

介绍了一种高性能CMOS带隙基准电压源及电流源电路,基准电压源使用两个二极管串联结构来减小运放失调影响结果的系数,同时采用大尺寸器件减小运放的失调;采用共源共栅电流镜提供偏置电流来减小沟道长度调制效应带来的影响;在此基准电压源的基础上,利用正温度系数电流与负温度系数电流求和补偿的方法,设计了一种基准电流源。使用CSMC公司0.5μm CMOS工艺模型,利用Spectre工具对其仿真,结果显示:电源电压为5 V,在-40～85℃的温度范围内,基准电压源温度系数为20.4×10-6/℃,直流电源抑制比为1.9 mV/V,电流源温度系数为27.3×10-6/℃,电源抑制比为57 dB。     

一种高PSRR高阶温度补偿的带隙基准电压源

基于SMIC 0.18 μm CMOS工艺,设计了一种高电源抑制比(PSRR)、高阶温度补偿的带隙基准电压源(BGR)。在传统带隙基准电压源的基础上,增加了一个温度分段曲率补偿电路以及一个ΔVGS温度补偿电路,使得该BGR的温度特性得到有效改善。采用前调整器技术,使得该BGR获得高PSRR特性。仿真结果表明,当温度在-55 ℃~125 ℃范围变化时,该BGR的温度系数为8.1×10-7/℃,在10 Hz、100 Hz、1 kHz、10 kHz、100 kHz频率处的PSRR分别为-90.15、-90.13、-89.83、-81.15、-58.78 dB。     

一种高精度电流型CMOS带隙基准电压源设计

基于CSMC 0.5μm标准CMOS工艺,设计了一种高精度电流型CMOS带隙基准电压源。仿真结果表明,温度在-40℃~125℃范围内,基准输出电压的温度系数为1.3×10-5/℃;电源电压在3.3~5 V之间变化时,基准输出电压变化为0.076 mV,电源抑制比PSRR为-89 dB。同时,该电路包含修调电路,可在不同工艺角下进行校正,具有温度系数低、电源抑制比高、精度高等特点。     

一种低电压带隙基准电压源的设计

分析了传统CMOS工艺带隙基准源电路中基准电压设计的局限性。给出了一种低电源电压带隙基准源的电路设计方法,该电路采用TSMC0．13μm CMOS工艺实现,通过Cadence Spectre仿真结果表明,该电路产生的600mV电压在-30-100℃范围内的温度系数为12×10^-6／℃,低频时的电源抑制比（PSRR）可达-81dB,可在1-1．8V范围内能正常工作。     

一种带隙基准电压源设计

基准电压源是在电路系统中为其它功能模块提供高精度的电压基准,它是模拟集成电路和混合集成电路中非常重要的模块。文中主要研究了带隙基准基本原理的基础上,设计了一款应用于折叠插值ADC中粗量化电路部分CMOS带隙基准源。最后通过Pspice仿真给出了实验仿真的结果。     

A floating CMOS bandgap voltage reference for differentialapplications

The circuit is suitable for precision mixed-mode systems using the differential approach, especially for the case of single-supply operation. An experimental prototype, realized in a 2-μm CMOS technology, generates a continuous-time low-impedance voltage of 2.48 V±24 mV before trimming. The temperature coefficient measured on 30 samples ranges from -20 to L32 p.p.m./°C in the temperature range from 0 to 100°C. Thanks to the differential approach, a high-frequency power supply rejection of -50 dB at 100 kHz was achieved. The active area of the chip is 1800 mil² and the circuit dissipates 6 mW when operated from a single 5-V supply     

一种新型低功耗电流模式CMOS带隙基准设计

为了降低传统带隙基准源的功耗和面积,提出了一种新型基于电流模式高阶曲率修正的带隙基准电压源电路。通过改进的电流模式曲率校正方法实现高阶温度补偿,并且通过集电极电流差生成绝对温度成正比（PTAT）电流,而不是发射极面积差,因此所需电阻以及双极型晶体管（BJT）数量更少。采用标准0.35μm CMOS技术对提出电路进行了具体实现。测量结果显示,温度在-40～130°C之间时,电路温度系数为6.85 ppm/°C,且能产生508.5mV的基准电压。该带隙基准可在电源电压降至1.8 V的情况下工作,在100Hz时,测量所得的电路电源抑制为-65.2dB。在0.1-10 Hz频率范围内,噪声电压均方根输出为3.75 μV。相比其他类似电路,当供电电源为3.3V时,提出电路的整体静态电流消耗仅为9.8μA,面积仅为0.09 mm2。     

一种中心值精确可调的高性能带隙基准电压源

不同的集成电路制造工艺,对平衡温度时的带隙基准电压值有影响.为此,本文提出了通过改变带隙基准电压输出级电路结构的方法,实现了在基准电路内部可精确调整基准电压中心值,以满足在不同工艺条件下电路系统对基准电压中心值的精度要求.本芯片根据CSMC公司0.50μm CMOS混合信号工艺模型设计并进行流片.测试结果表明,本文提出的方法能调整基准电压中心值.利用这种方法,可以实现带隙基准电压中心值宽范围的可调,使基准电压的输出完全符合系统所需.     

一种体输入式1V低电源电压带隙基准电路

本文设计了一种电源电压低于1v的体输入式带隙基准电路.在电路的核心电路部分采用了体输入方式以使电路在低电源电压条件下仍能保持较大的共模输入范围.同时,在本设计中舍弃了传统的用镜像电路采集温度补偿电流的方式,而设计了一种新的采集电路结构以避免传统采集方式在低电源电压情况下出现的镜像误差问题.采用CSMC 0.6um工艺的仿真结果表明,在-40-80℃的温度范围内,输出基准电压的温度系数为20ppm/℃,电源电压抑制比(PSRR)在1KHz时可达到60dB.     

A sub-1 V high-precision CMOS bandgap voltage reference

A third-order, sub-1 V bandgap voltage reference design for low-power supply, high-precision applications is presented. This design uses a current-mode compensation technique and temperature-dependent resistor ratio to obtain high-order curvature compensation. The circuit was designed and fabricated by SMIC 0.18 μm CMOS technology. It produces an output reference of 713.6 mV. The temperature coefficient is 3.235 ppm/℃ in the temperature range of -40 to 120 ℃, with a line regulation of 0.199 mV/V when the supply voltage varies from 0.95 to 3 V. The average current consumption of the whole circuit is 49 μA at the supply voltage of 1 V.     

CMOS带隙基准电压源的设计

许多模拟电路需要性能较好的带隙基准电压源,如ADC,DAC等.对工艺、电源电压、负载变化不敏感的带隙基准电压源在模拟电路中得到了广泛的应用.现详细分析并说明了设计这样的带隙基准电压源电路需要考虑的问题.     

一种用于LDO的低功耗带隙基准电压源

设计了一种应用于低压差线性稳压器(LDO)的低功耗带隙基准电压源电路。一方面,通过将电路中运放的输入对管偏置在亚阈值区,大大降低了运放的功耗;另一方面,采用零功耗的启动电路,进一步降低了整体电路的功耗。该基准电压源采用旺宏0.35μm CMOS工艺流片,经测试,基准输出电压的温度系数为33 ppm/℃,总电流消耗仅为12μA。     

一种基于衬底驱动PMOS晶体管的低压共源共栅电流镜

基于衬底驱动PMOS晶体管设计了低压PMOS衬底驱动CMOS共源共栅电流镜电路(BDCCM),并讨论分析了其输入阻抗、输出阻抗和频率特性.基于TSMC 0.25μm 2P4M CMOS工艺的仿真和测试结果说明,BDCCM的最低输入压降要求只有0.3V,但是其输入输出线性度和频率带宽要比传统的共源共栅电流镜低,是低频低压CMOS模拟集成电路设计的新型高性能共源共栅电流镜.     

一种适用于宽电源电压幅度的高精度双极带隙基准电路

设计并实现了一种bipolar工艺下的高精度带隙基准电路,通过Hspice验证,具有2.28(10-6K-1的温度系数,在(V=10V的宽电源电压幅度范围作用下,具有1.2mV/V电源抑制特性及直流PSRR=79dB的高电源抑制比.