边界扫描单元结构的设计与实现

本文在边界扫描原理的基础上,对几种边界扫描单元(输入,输出,三态输出,双向)的结构做了设计和实现。     

混合信号边界扫描测试系统的设计与实现

分析了混合信号边界扫描测试的工作机制对测试系统的功能需求,实现了符合IEEE1149.4标准的混合信号边界扫描测试系统。仿真和测试实践表明,该测试系统具有对系统级、PCB级和芯片级电路进行简单互连测试、差分测试和参数测试等功能,结构简单、携带方便、工作可靠。     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

边界扫描测试技术在雷达BIT电路中的应用

提出了一种采用超大规模集成电路的边界扫描测试技术来设计内建自测试(BIT)电路的方法。此方法利用一片单片机的I/O口线以及超大规模集成电路所具有的边界扫描测试结构来实现对VLST集成电路芯片的故障诊断。     

边界扫描测试技术

边界扫描技术是一种标准化的可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.介绍了边界扫描技术的原理、结构,讨论了边界扫描技术的应用.     

边界扫描测试电路的设计

讨论了边界扫描测试电路的设计方法和电路的基本结构，并针对光纤通信系统中的32：1时分复用芯片设计了边界扫描电路，给出了模拟结果。     

基于并行机制的边界扫描技术

在SoC测试时,测试功耗和测试成本是其可测性设计中最重要的一点要求.在分析了常见测试结构的测试功耗的基础上,提出了一种并行扫描机制的测试结构,包括访问机制的设计和测试控制器的设计.该方法可根据测试成本和测试功耗的要求,选择不同的构造方法.     

利用边界扫描进行系统级测试

本文简要介绍了测试总线IEEE 1149.1和IEEE P1149.5,并指出可以利用这两种总线进行系统级测试。究竟选择哪一种总线,要取决于用户的应用和经济承受能力。     

边界扫描结构及其应用

1 概况随着VLSI器件的集成度增加,器件测试的困难性也随之增加。这类器件应用在整机系统后,整机系统的调试开发工作量亦随之增加。根据测试工程的需要,     

ＬＳ—ＪＴＡＧ边界扫描测试系统的设计与实现

文章介绍了基于ＩＥＥＥ１１４９．１，协议在ＬＳ－ＪＴＡＧ边界扫描测试系统的设计和实现，系统以ＬＳ－ＪＴＡＧ主控器的核心，可以实现对支的支持协议的ＶＬＳＩ，ＰＣＢ，ＭＣＭ和其它数字系统进行边界扫描测试。     

边界扫描测试结构完备性诊断策略

边界扫描结构完备性测试是在其他任何测试之前建议首先进行的测试操作，以确保边界扫描结构能正常工作。本文在分析了边界扫描结构故障类型与测试原理之后提出了一种完备性诊断策略，并给出了具体实现过程。     

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149．1—1990标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能测试集成电路芯片输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。同时，大大减少了产品的测试时间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点，而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。     

基于SCANWORKS的边界扫描测试系统设计

文章运用SCANWORKS软件,搭建边界扫描测试平台,详细介绍了通过测试底板提升被测件的测试覆盖率的工作原理,最后给出了边界扫描的软件设计流程。SCANWORKS软件接口丰富,为广大测试工程师提供了一个很好的平台。     

基于边界扫描技术的互连测试

边界扫描技术是当前测试技术研究中的热点，主要介绍基于边界扫描的互连测试技术的原理、算法和应用。     

测试技术的飞跃--边界扫描技术

集成工艺的发展使传统测试方法面临着越来越大的困难，边界扫描技术正是为了解决这些困难而出现的一种完整的、标准化的可测试性设计方法，它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的调试。本将介绍边界扫描的原理，并对边界扫描技术的应用作一些讨论。     

边界扫描与电路板测试技术

本文论述了边界扫描技术的基本原理和边界扫描在电路板测试及在FPGA、DSP器件中的应用，介绍了为提高电路板的可测试性而采用边界扫描技术进行设计时应注意的一些基本要点。     

VLSI边界扫描测试故障诊断及其策略研究

介绍了支持JTAG标准的IC芯片结构和故障测试的4-wire串行总线,以及运用边界扫描故障诊断的原理.实验中分析了IC故障类型、一般故障诊断流程和进行扫描链本身完整性测试的方案,并提出了一种外加测试码向量生成的算法.该故障诊断策略通过两块xc9572 pc84芯片互连PCB板的实现方法进行验证,体现了该策略对于芯片故障定位准确、测试效率高、控制逻辑简便易行的优越性.     

基于边界扫描技术的Flash测试技术研究

提出了一种片内存储器的可测性设计方法.在详细分析了边界扫描技术的结构,功能与控制原理的基础上:设计了一种存储器测试接口.该接口符合JTAG标准(IEEE 1149.1标准),其中包含了标准的指令寄存器设计,用来控制访问不同的扫描链.在权衡了测试效率和芯片面积的基础上,提出了一种在线测试器电路的设计方法.实验表明,该测试电路可以以小的面积开销而节省大量测试时间.     

基于边界扫描技术和Tcl语言的DualSRAM测试设计

集成电路（IC）的迅猛发展促进了测试技术的研究和发展,支持IEEE1149.1标准的边界扫描芯片的广泛应用,使得边界扫描测试技术日益被重视。Tcl语言是一种简明、高效、移植性强的语言,它与边界扫描技术的结合,扩展了芯片测试技术的应用,使得IC的测试更加灵活。本文以DualSRAM的测试设计为例,介绍了以边界扫描技术为基础的Tcl语言的应用,同时根据测试开发中遇到的问题,提出了一些可测性设计（DFT）的建议。