高速高精度ADC动态参数评估系统的设计与实现

高速高精度模数转换器(ADC)广泛应用于信号处理领域,其动态性能直接决定系统性能的优劣;由于实际使用的芯片与设计的额定指标间会存在偏差,有必要评估ADC的实际动态性能;基于FPGA及Labview实现了一个低成本、高可靠性的高速高精度ADC性能评估系统;系统由底层控制待评估ADC子卡,提供精确的采样样本;采用异步FIFO进行数据缓存, DMA方式优化数据存储;Labview定义通信模块,结合Matlab测试脚本完成动态参数测试;最后使用ADI公司的AD9467进行了测试验证;实验结果表明,该系统运行稳定,与datasheet相比,参数误差不超过1.89%,达到了IEEE Std 1241-2000的测试标准,降低了测试系统构建难度和成本。     

双通道5 GS/s高速数据采集卡设计

针对高频信号采集有着高采样率高精度的要求,提出了一种双通道5 GS/s高速数据采集卡的设计方案。采集卡使用两片10位5 GS/s的ADC进行双通道采样,采用两片FPGA作为数据采集子板和数据处理母板的控制核心,并利用DDR3存储器及千兆以太网实现数据的存储上传功能。重点研究了基于低抖动高速时钟的ADC高速采样的硬件设计和ADC输出高速数字信号的接收缓存FPGA逻辑。最后对采集卡进行了性能测试,测试结果表明在双通道5 GS/s模式下,两片ADC的静态性能与动态性能良好,有效位达到8. 0以上。     

基于FPGA的线阵CCD图像采集控制的实现

以纺织布坯疵点在线检测系统为应用背景,探讨了基于Camera Link接口协议标准的线阵CCD相机图像高速采集逻辑控制接口的实现技术.重点阐述了信号转换接口、基于FPGA的生成帧图像数据逻辑和相机的同步逻辑控制的设计与实现,最后,给出了它们的仿真测试结果.     

基于PCI-E总线的高速多通道信号发生器设计

针对现代水声定位系统性能检测需求,设计了一种基于PCI-E总线的高速多通道信号发生器;利用PC机LABVIEW软件生成不同的电模拟信号,通过PCI-E总线板卡输出到信号发生板,实现信号高速稳定传输;以FPGA为核心控制器,利用PCI9054桥芯片实现本地总线转换,经过DA逻辑控制以及多通道模拟电路调理,最终完成多通道信号波形输出;经测试系统功能稳定,达到了指标要求;该设计结构简单,可扩展性强,具有广阔的应用前景,目前已成功应用于某水声定位系统实验室功能检测.     

基于FPGA的高速ADC测试平台的设计

高速ADC是超宽带宽通信、雷达信号处理等领域的关键组成部分,所以对它的测试越来越重要;针对传统测试系统成本高、难度大,利用FPGA和FFT算法设计了一套高速ADC动态参数测试系统;重点介绍了高速采样信号的降速处理、硬件电路以及FPGA的设计,从而完成对中科院微电子研究所自主研发的4G4bit高速ADC裸片的测试;最后通过对比测试结果和参考值验证了测试系统的可行性.     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

基于FPGA的双A/D高精度小信号采集系统

设计了一种基于FPGA的双A/D高精度小信号采集系统.该系统包括测试电流通道和保护电流通道.罗氏线圈输出的感应电动势通过共模扼流圈消除共模干扰后分别送入测试电流通道和保护电流通道,保护电流通道经过信号调理网络后直接送入ADC1中进行转换.为了提高测试电流通道的测量精度,调理后的信号经过PGA网络后送入ADC2中进行转换...     

基于USB的多路数据采集器

提出了一种基于USB的多路数据采集系统的设计方法。该系统利用ARM＋FPGA＋AD7656的系统组合实现16路通道信号同步采样,其中FPGA完成对A／D转换的逻辑控制,使用ARM7处理器对A／D转换数据进行处理,再通过USB接口与计算机进行数据通信。测试结果表明,基于FPGA与ARM的多通道数据采集系统结构简单盛制方便...     

开放式电阻抗成像中数字相敏检波器设计

开放式电阻抗成像技术对测量系统的精度要求很高,为此研制了基于FPGA的数字相敏检波器(DPSD)以用于电阻抗成像的数据测量。通过分析DPSD的信号采集与计算原理,给出了关键参数的计算,基于DDS技术的ADC时钟设计方法。同时设计了高速多通道ADC转换电路,低抖动性能的ADC时钟电路、FPGA实现实时数字相敏检波的计算方法,提高了系统的信噪比。经实验测试表明,在1KHz~1MHz正弦信号注入频率的条件下,系统的信噪比最高可达104dB,精度高,稳定度好。     

基于AD9224及FPGA的高速数据采集系统设计

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。     

FPGA芯片的多路模拟信号源设计

基于国产FPGA芯片FMK50设计了一种多路高精度模拟信号源。设计由FPGA控制14位高精度DAC完成D/A转换,将产生的信号通过高速模拟开关及采样保持电路实现96路输出;采用内部ADC配合上位机设计自检模块对96路输出信号进行回采与标定。测试结果表明,系统在100%国产化的基础上稳定输出可配置的0～5 V电压信号且精度优于0.2%FS,自检模块设计大大提高了系统的输出精度及自动化程度。     

基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。     

基于MLVDS和USB3.0的多节点数据传输系统设计与实现

针对数据采集系统中上位机无法与多节点采集设备高速通信的问题,设计了一种基于MLVDS接口和USB3. 0接口的数据传输系统。该传输系统采用CYUSB3014接口芯片实现计算机与FPGA的高速数据传输,采用ADN4693E接口芯片完成多节点数据传输,以FPGA作为核心控制器,并基于MLVDS自定义协议解析多节点通信逻辑,实现MLVDS接口与USB3.0接口之间的数据交互。测试结果表明,该系统数据转换结果准确、可靠,实现了上位机与多节点数据采集设备间的高速通信。     

FPGA技术在数据采集系统中的应用

该设计采用FPGA（FieldProgrammableGateArray）控制ADC0809进行数据采集,并对ADC0809采集到的数据进行缓存,这可加快数据处理的速度并防止数据丢失,使数据采集更加准确。系统中向上位机传送数据由单片机控制,并将其采集到的数据传送给LCD显示。使用FPGA扩展引脚可实现多路数据采集,可解...     

高速数据采集系统的USB接口设计

针对工程领域对数据采集的多类别数据、高速采集和传输、实时性的要求,设计基于USB接口的高速数据采集系统,并有FPGA+DSP搭配进行采集系统的逻辑控制、接口控制和信号处理,另有一块AD转换板进行模数转换;重点阐述USB接口设计的原理和实现,包括USB固件程序设计、驱动程序设计和USB应用程序设计;经过传输256*256的灰度图像、测试USB通道数据传输速度和使用采集板采集方波信号的测试,证明系统能够实现数据采集的任务,有很快的数据传输速度。     

基于FPGA和DSP的光纤信号实时处理系统

设计了一种基于FPGA和DSP的光纤信号实时处理系统,介绍了系统的硬件组成和工作原理.该系统采用FPGA实现数据的高速采集和逻辑控制,用DSP实现传感信号的全数字解调,分析了载波相位延迟对解调输出的影响并采取了纠正措施.     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

一种多通道并行固态存储系统的设计与实现

鉴于高速数据采集系统对实时数据存储带宽和容量的要求,提出一种基于现场可编程门阵列（FPGA）的高速多通道并行固态存储系统。该系统以现场可编程门阵列器件XCV5LX110T为核心,选用大容量高速闪存芯片作为存储介质,通过采用并行总线拓宽技术和流水线缓冲技术,在FPGA片内搭建高速多通道并行存储硬件架构,从硬件角度提高系统的数据吞吐带宽。设计一种基于超级页的地址映射策略,并使用该策略对闪存转换层算法的请求处理机制进行并行加速优化,从软件角度提高系统的存储并行性。测试结果表明,该系统的最大存储速度达到73MB／s,其性能指标能满足高速实时数据存储的需求,证明多通道存储架构和FTL算法具有良好的并行性和可扩展性。     

采用FPGA的振动模拟器设计

介绍了一种基于FPGA、ADC和高速DAC的振动模拟器的设计方法,并给出了该模拟器的硬件原理框图和FPGA设计的核心模块。本系统具有较强的可移植性,对有特殊要求的信号发生器设计有一定借鉴意义。     

基于FPGA的高速数据采集系统研究

为了提高数据的采集速率,增加数据采集的工作效率,研究了一种基于FPGA的高速数据采集系统.该系统是利用FPGA的Virtex系列芯片作为核心芯片,控制12位的A/D芯片ADC12D800,400MHZ的信号经过信号处理转变为差分信号,经过FPGA内部的锁相环倍频变成800MHZ的差分信号,ADC12D800用DES模式...