中频采样QPSK解调的FPGA设计与实现

中频采样QPSK解调是一个比较成熟和稳定的技术,它克服了基带采样所带来的一些模拟因素。从中频采样出发,介绍了中频采样理论以及QPSK解调的组成和实现框图,同时也对2种采样方式进行了性能比较。中频采样也有利于设备的小型化和产品化。     

QPSK中频全数字解调器的研究与FPGA实现

基于QPSK调制方式的高效率、低误码率、频谱性能好等特点,本文采用可编程逻辑器件CycloneⅡEP2C70F896C6N成功地实现了QPSK全数字解调的电路的设计。分别在MATLAB软件和Quartus Ⅱ9.0软件中进行了解调器中的核心模块的设计和仿真,同时在各个模块仿真成功的情况下,对整体电路进行了仿真。输入端的信号都为20MHz的中频已调信号,最后准确解调出基带信号。通过比较Quartus II仿真结果和MATLAB仿真结果,解调出来的结果是一致的,这也说明了所设计的解调模块是正确的。在信噪比为10dB时,误码率达到10-3,显然电路的设计能够达到要求的性能指标。     

一种过零脉宽检测QPSK全数字解调器及其FPGA实现

根据现代通信系统中调制解调技术全数字化的发展趋势和FPGA的广泛应用,文章提出并实现了一种采用过零脉宽检测方法、以FPGA为硬件载体的全数字QPSK解调器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于商业零中频芯片的BPSK/QPSK解调器设计

提出基于商业零中频芯片MAX2837的BPSK/QPSK解调器设计,详细分析了零中频芯片MAX2837的特性、AGC环路、载波同步及位同步环路的设计.工程实测结果表明:该系统在误比特率为10-5时,解调损耗约2.5 dB,完成系统设计要求;该系统集成度高、体积小、重量轻、成本低.     

基于FPGA的全数字低中频QPSK调制解调器实现

本文给出了一种基于FPGA的全数字低中频四相相移键控(QPSK)调制解调器实现方案，通过硬件实现证明了本方案的可行性。     

QPSK调制器的FPGA设计与实现

首先介绍QPSK调制的基本原理,提出了一种基于FPGA的全数字QPSK调制方案。本文重点介绍了QPSK数字调制系统各个子模块的设计思路和流程,并对QuartusⅡ软件进行简单介绍,通过QuartusII软件对各子模块和顶层文件进行综合和仿真,最后在基于stratixⅡ系列芯片EP2S30F672C5的PCB板上证验了本设计的正确性和可行性。     

基于FPGA的QPSK调制器的实现

Xilinx公司新近推出的FPGA开发系统ISE是其Foundation系列的升级版,具有强大的功能。这里探讨了基于ISE开发平台、用FPGA实现的一种QPSK正交调制器,并给出了具体设计。     

QPSK数字解调与FPGA的实现

软件无线电接收机,要求解调模式灵活可变,需设计一个基本的IQ正交解调模型,通过参数设置来改变解调模式。介绍一种四相相移键控（QPSK）的数字解调方案,以现场可编程门阵列（FPGA）来实现NCO、DDS、数字相乘、FIR滤波等关键算法。通过原理设计、Simulink系统仿真、VerilogHDL语言编程和FPGA实现,完成了QPSK数字解调器的电路设计,通过仿真并下载试验,得到了良好的解调质量。     

基于FPGA的LTE-A系统中QPSK载波恢复模块的设计与实现

LTE-A(LTE-Advanced)是LTE技术的平滑演进,QPSK(Quadrature Phase Shift Keying)调制方式是LTE-A中调制方式的一种,它具有较高的频谱利用率、较强的抗干扰性及电路实现简单等优点。本文讨论了如何在FPGA上实现QPSK解调中的关键部分——载波恢复模块,并通过仿真结果和试验平台进行了验证。     

基于FPGA的QPSK信号源的设计与实现

调相脉冲信号可以获得较大的压缩比,它作为一种常用的脉冲压缩信号,在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电子技术的发展,DDS（直接数字频率合成）用于实现信号产生的应用越来越广。DDS技术从相位的概念出发进行频率合成,它采用数字采样存储技术,可以产生点频、线性调频、ASK、PSK及FSK等各种形式的信号,其幅度和相位一致性好,具有电路控制简单、相位精确、频率分辨率高、频率切换速度快、输出信号相位噪声低、易于实现全数字化设计等突出优点。     

基于带通采样QPSK高速解调器的技术分析

首先通过对带通采样定理的分析,提出了正交相移键控(QPSK)高速解调器的实现方案,着重对带通采样解调算法中时钟的选取、并行匹配滤波算法、载波恢复算法和定时估计算法进行了详细描述,并用硬件编程语言编写了整个算法的代码,最后在硬件平台上下载了代码文件,验证了解调性能,测试结果表明,采用该算法实现的高速解调器在性能上有了很大的提高。     

基于FPGA的高速高精光栅解调器设计

光栅传感器被广泛应用于位移、温度、应力等应变量的测量,光栅解调器测量光栅反射信号的波长位移量的精度决定了光栅传感器测量的准确度.采用嵌入式技术,使用ALTERA公司的高速FPGA器件和Nios-II软核设计了高速高精光栅解调器,其测量精度达到1pm,扫描频率大于2 000Hz.     

QPSK载波同步算法研究及FPGA实现

研究了基于工程应用的四相松尾环实现QPSK载波恢复算法、并分析了噪声对该算法的影响及该算法在FPGA上的实现。通过对锁相环分析,详细介绍了松尾环和环路滤波器的工作原理,并分别给出了System Generator的实现方法。实验结果表明使用松尾环能够在小信噪比情况下很好的实现载波同步,并且该种算法还能很容易的推广到MPSK载波恢复环路中。     

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现

针对高速率QPSK数据传输链系统,比较分析了数字中频接收与零中频接收的优、缺点,并提出了一种基于多相滤波的宽带中频正交采样数字零中频接收方案。基于FPGA对此数字零中频正交变换方案进行了实现和验证,同时,对一种全数字零中频QPSK信号的高速解调算法及其FPGA硬件实现进行了介绍。