基于ISP的可编程DPSK信号发生器

介绍了在系统可编程（ISP）逻辑器件,并探讨了ISP器件的应用。以实例介绍了用EDA技术和ISP器件设计可编程信号发生器的方法。     

基于ISP芯片的可编程周期信号测试仪的设计

介绍了应用ISP芯片实现数字系统的方法，并以周期信号测试仪的设计为例，说明了基于可编程逻辑器件的数字系统设计的特点。     

基于可编程计数器的时序逻辑电路设计

介绍了基于MSI可编程计数器74LS161的时序逻辑电路设计技术,目的是探索MSI可编程计数器实现一般时序逻辑电路的扩展应用方法,即以计数器Q3,Q2,Q1,Q0端的代码组合表示时序逻辑电路的各个状态,由输入变量控制计数器的EP,ET及LD端,综合利用计数、置数、保持功能,使计数器的状态变化满足所要求的时序,用计数功能实现＂次态=现态＋1＂的二进制时序关系,用置数功能实现＂次态=预置数＂的非二进制时序关系,用保持功能实现＂次态=现态＂的自循环时序关系。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

自适应曝光时间的面阵CCD相机的研制

依据CCD探测器的光电线性关系,使用KAI-1020内线CCD探测器,研制了一种自适应曝光时间的面阵CCD相机.设计了以FPGA为核心处理单元的自适应先积分的时序驱动.测试结果表明,所研制的面阵CCD相机具有曝光时间自适应调整功能.     

多电机高精度同步控制系统的研制

采用单片机和大规模可编程逻辑器件，通过RS485接口对各变频器进行控制的方法，控制各路电机的转速，从而达到各路电机同步运动的目的。     

基于查找表结构的可编程逻辑器件研究

随着现代电子系统技术在硬件设计方面的飞速发展,电子设计自动化技术在现代新型电子系统中得到了广泛应用.本文研究了电子设计自动化的硬件设计载体即可编程逻辑器件的基础知识及技术历程,本文首先介绍了半导体器件存储器到可编程逻辑器件的发展过程,其次介绍了可编程逻辑器件各种分类,引出基于查表结构的PLD,重点讨论了PLD的内部结构及基于查找表结构的可编程逻辑器件技术研究,再后引出数字系统设计部分,最后对相关理论和技术的发展进行讨论和分类.     

基于可编程逻辑器件的定时器设计

介绍了用EDA技术实现的99分钟内定时。本系统基于VHDL语言，以CPLD为核心。     

高性能可编程互连资源设计研究

传统的可编程互联结构在短距离互连上往往采用单管、中距离上有双向线,这使得在CLB中查找表(LUT)数目变大后,互连上的延迟会随线长增加而呈指数增长.本文提出了一种改进的高性能互连结构,改进了短、中和长距离互连,使得其在CLB中LUT数目增加的情况下让芯片拥有更好的互连延迟特性,通过对这种互连结构和传统的互连结构进行建模...     

基于DO-254的可编程逻辑器件设计的质量保证研究

近年来,可编程逻辑器件在航空机载设备中的应用越来越多,其设计也变得愈发复杂,适航认证已成为航空器件发展的必然趋势。DO-254标准的有效性得到了美国联邦航空局和欧洲航空安全局等业界权威的一致确认,为机载电子硬件的设计开发提供了指导与保障。本文从DO-254中硬件的生命周期出发,对可编程逻辑器件在生命周期的各个阶段如何开展质量保证活动进行了深入研究,以确保机载设备的安全性与可靠性,降低航空可编程逻辑器件的开发风险。     

分析半导体工艺设备中可编程逻辑器件

本文介绍在半导体工艺设备中常见的可编程逻辑器件，以及分析电器板中的可编程逻辑器件，写出已加密GAL器件的逻辑功能。     

同步时序逻辑电路设计步骤研究

通过对时序逻辑电路设计部分教学过程的设计步骤分析研究,强化了原始状态的确定在设计过程中的重要性,在清晰设计思路,强化时序逻辑电路经典的设计方法的同时,补充了与实践应用相关的设计实例,完善了时序逻辑电路的设计步骤。     

用可编程逻辑器件进行组合电路设计时的延时分析

随着高校EDA教学的不断深入,学生往往只注重设计工具、编程语言的熟练程度,而忽视了电路设计中的一些基本问题。本文详细分析了组合电路中延时错误产生的原因,并提出了三种解决方法。     

基于时钟设计的异步时序逻辑电路设计法

基于时钟设计的异步时序逻辑电路设计法，根据电路状态转换规律，立足电路中各位触发器时钟设计，使电路完成所要求的逻辑功能，从而避免了求解电路状态方程，驱动方程。     

高精度双路相关脉冲激光器的设计

基于复杂可编程逻辑器件(CPLD)和单片机技术,设计了一种高精度多功能双路相关脉冲激光器,从整体上介绍了设计此设备需考虑的几个方面,并重点阐述了单片机模块、CPLD处理单元、高精度时钟和驱动电路的基本设计方法。通过实验测试验证展示了本设计的功能和精度要求。     

基于VHDL的数字逻辑电路设计

分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。     

低电压Charge-Recovery逻辑电路的设计

提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL 在低电压工作方面     

高精度多路激光发射同步控制技术研究

针对战场复杂的激光威胁源,为检验激光告警机的多目标识别能力,研究了一种多路激光同步控制输出的模拟信号源,并提出了基于FPGA技术与光电闭环反馈校正技术相结合的同步控制方案。经过实验测试,同步控制精度小于0.1μs,证明了系统的可行性。     

可逆逻辑电路逻辑图及波形图图示化方法

针对以逻辑表达式给定的可逆逻辑电路进行分析,并绘制出其可逆逻辑电路图,仿真出波形图,并将由仿真结果得到的真值表进行可逆化构造。利用C语言编程实现,将相关结果以更直观的形式展现,这在可逆逻辑电路的研究中具有创新性。     

一种基于多值RRAM的快速逻辑电路

针对移动物联网设备,提出一种基于多值RRAM的快速逻辑电路,以实现非易失性存储与快速逻辑运算。利用RRAM多值存储特性,采用Crossbar结构,实现了简单快速的译码器与高存储密度查找表,使逻辑电路具有较快的运算速度和较小的面积。基于该结构实现了4位、8位和16位的乘法器,其外围电路采用SMIC 65 nm CMOS工艺实现,而其核心多值RRAM则采用Verilog-A 模型模拟。仿真结果表明,与传统CMOS逻辑电路相比,基于多值RRAM的16位乘法器的速度提高了35.7%,面积减少了14%。     

基于可编程逻辑器件的LED显示屏控制系统设计

针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显示亮度。该系统具有刷新速度快、亮度高、灵活配置、功耗低等特点,外接16 MHz时钟,显示屏能够清晰地显示汉字。