基于以太网PHY的高速可靠数据传输方法实现

介绍了一种在成熟以太网物理层技术的基础上使用硬件协议实现的高速可靠数据传输方法。该方法不同于一般采用的TCP机制,它利用FPGA实现数据分组打包和差错控制,用硬件的方法在保证了数据可靠传输的同时实现了软件协议无法实现的高数据率。经过测试证明,该方法相对于TCP协议具有带宽利用率高、传输速度稳定、CPU占用率低的优点,适用于点到点的高速可靠数据传输．同时还支持网络的扩展应用。     

工作站集群系统高速互联技术的设计与实现

高速互联技术是构造工作站集群的关键技术之一，该文首先概述了实现高速互联的3类数据传输方式，然后提出了多路串行链路技术以实现高带宽、低延迟、灵活可扩展的互联网络,介绍了其中关键的多路数据同步逻辑，并采用FPGA和惠普GLINK串闻转换芯片组实现了一块基于PCI总线的互联通信接口卡，验证了多路串行链路技术的可行性。     

高速网络主动队列管理算法

在高速网络中,HRED算法使高速TCP流、普通TCP流和UDP流实现公平共享带宽。HRED利用RED队列的包丢失历史来识别高带宽流,通过对高带宽流进行惩罚,使低带宽流获取更多的带宽。HRED具有良好的扩展性,不需要保持每一流的状态信息。基于NS2的模拟实验证实,HRED可以在高速网络中实现更好的RTT公平性,有效地解决了适应流和非适应流共享带宽的问题。     

CPLD在LED网络控制器中的应用

提出了一种基于CPLD和专用网络芯片的高速网络控制器的设计方法,并且在LED屏控制中实现.采用具有TOE的AX11015芯片实现网络的高速传输,CPLD和SRAM实现数据的高速采集、高速存储和高速处理.实验测试表明:该控制器性能稳定,性价比高,满足系统的设计要求.是一种实现高带宽视频LED屏控制的有效方法.     

Myrinet:一种适用于机群系统的新型高速网络

机群系统用于并行处理具有很多ＭＰＰ系统所没有的优点，但要实现高性能的机群系统，则需要高带宽、低延迟的高速网络的支持。该文从软硬件结构、采用的技术及其应用实例几方面介绍了一种适用于机群系统的新型高速网络———Ｍｙｒｉｎｅｔ，并通过实验测试数据以及与其它高速网络特性的对比可知，Ｍｙｒｉｎｅｔ的性能／价格比很高，是组建机群系统的理想网络解决方案。     

基于PCI-Express和Aurora协议高速光纤通信板卡的实现

介绍了一种基于单片FPGA的高速光纤通信通信板卡,利用Aurora协议支持光纤传输,采用DMA控制逻辑通过PCI—Express接口与主机交换数据,着重阐述了板卡各个功能逻辑实现。实际的测试数据表明该系统具有高带宽、可扩展的特点。     

基于PCIE点对点传输的FPGA系统

本文分析了当前智能变电站系统点对点数据传输互联并行总线的局限性,提出采用PCI Express高速串行接口技术,应用Spartan-6 XC6SLX45T架构FPGA,实现点对点以太网数据传输的设计方案. 此方案充分利用了FPGA的并行数据处理的特性及丰富的IP资源,设计实现了多路以太网点对点数据的高带宽和高可靠性传输,极大的提升了智能变电站系统的性能.     

用FPGA实现PCI-E接口和DMA控制器设计

PCI-Express接口是第三代总线通信接口标准,它采用点对点串行连接方式,具有高速率和高带宽等特点,这是传统PCI并行结构所不能比拟的.为了实现FPGA与CPU之间高速相互通信,介绍了一种用单片FPGA实现PCI-Express接口和高速DMA控制器的设计方法,并在Xilinx Virtex-6 FPGA系列平台上实现.运用Xilinx提供的PCI-Express端点硬核,提出并设计了基于PCI-Express总线的DMA数据传输方案.通过仿真及硬件测试表明,该设计方案成本低、高效,可满足如10Gb以太网数据帧抓取等高速数据采集及分析系统的需要.     

基于SOPC的LED网络控制器的设计与实现

本文提出了一种基于SOPC的LED网络控制器的设计方法。采用FPGA+SRAM+PHY/MAC的结构,构建了网络控制器硬件平台。采用软硬件协调设计理念,通过添加NiosII自定义外设IP软核、利用FPGA和外部SRAM构建大容量FIFO以及优化网卡驱动程序,实现TOE和RDMA功能,从而提高网络控制器的带宽、保证LED屏画面流畅。系统测试表明,控制器性能稳定,NiosII工作在50MHz时,网络控制器接收UDP数据的带宽为60Mbps。     

无人驾驶车载雷达信号处理器设计

基于FPGA设计了一种无人驾驶车载雷达信号处理器，其原理采用脉冲压缩体制，硬件电路采用FPGA和DSP芯片进行设计，软件可实现时序控制、数据组包、接收指令译码并发送控制指令和DDC等功能。经测试，该雷达信号处理器可实现高速采集和处理1 GB带宽雷达信号，同时性能稳定、性价比高、更新升级便捷。因此，该雷达信号处理器可广泛应用于无人驾驶车载雷达设备中。     

基于FPGA的Gigabit入侵检测系统设计与实现

随着网络带宽的增长,基于软件的入侵检测系统已不能适应千兆网络安全的需求。本文基于FPGA实现了千兆网入侵检测系统,其中的流量捕获、数据包解析、规则集模式匹配等计算密集的任务模块由FPGA中的高速运算逻辑实现,而人机交互部分由嵌入式系统实现。测试结果显示,系统在1Gbps最小包压力流量下进行数据包分析与检测时,可以达到0丢包率。     

基于SATA的嵌入式直接存储系统

研究嵌入式高速存储系统的应用问题,分析传统数据存储系统存在的不足,提出一种基于SATA的嵌入式直接存储系统设计方法。该方法参照完整实现SATA物理层和链路层协议,根据嵌入式存储需求组合SATA传输层和应用层协议建立DMA控制模块,在现场可编程门阵列中构建符合SATA标准的存储通道。SATA存储通道实现数据到SATA存储设备的直接存储,通过扩展SATA存储通道实现存储系统带宽及容量的扩展。实验结果表明,该方法能解决带宽瓶颈和通用性问题,达到良好的存储效果。     

高速通信网卡中PCI接口的研究与实现

机群系统以其优异的性价比正被应用于越来越多的场合。文中分析了机群系统中高速通信网卡对PCI接口的要求,采用紧凑设计思想,将网卡的功能逻辑与PCI接口实现在一个FPGA芯片中。该PCI接口可分别以主模式和从模式进行工作。应用于微机与SMP机中,性能良好。     

线路保护装置SV直采传输方案研究

分析了当前智能变电站SV点对点发送处理机制,提出了一种满足过程层要求的高均匀性和一致性SV直采传输方法。应用FPGA实现DMA控制器和以太网MAC控制单元,对SV报文添加发送描述符,由FPGA根据描述符直接控制SV发送。采用Spartan-6系列架构FPGA,通过PCI Express总线,系统内部实现SV数据高速传输。此方案充分利用了FPGA的并行数据处理的特性及丰富的IP资源,设计实现了多路以太网点对点数据的高带宽和高可靠性传输,极大的提升了智能变电站系统的性能。     

高带宽远程内存结构中的预取研究

高速电路和光互联技术的发展极大地提高了网络的速度与带宽。因而,突破高性能计算机CPU与内存紧耦合的传统结构成为可能,CPU与内存的耦合不再受距离的限制,这必将引起体系结构的变革。文[1]提出DSAG结构——CPU与内存在空间上分离,每个CPU节点上仅留少量内存．将海量内存放在远程统一管理作为内存服务器,CPU节点和内存服务器之间通过高速网络互连。这种新的体系结构带来了更好的共享性和可扩展性,但同时也对我们解决CPU和内存之间的不平衡性问题带来了挑战。为了降低DSAG这种远程内存结构增加的访存时延,我们考虑到CPU正常访存没有充分利用网络的高带宽,因此可以利用剩余的网络带宽来进行远程内存数据的预取。本论文在应用程序执行时记录本地（相对于远程内存）不命中的地址信息,以页对齐分析其中存在的页框流（Page Frame Stream）的统计特征,并提出可基于页框流的预取机制可降低访存延迟、提升系统性能的观点。最后我们采用模拟的方法验证了观点的可行性与正确性,进一步提出了三种预取策略,比较并分析影响预取效果的因素。     

FPGEN: A fast, scalable and programmable traffic generator for the performance evaluation of high-speed computer networks

Testing today’s high-speed network equipment requires the generation of network traffic which is similar to the real Internet traffic at Gbps line rates. There are many software-based traffic generators which can generate packets according to different stochastic distributions. However, they are not suitable for high-speed hardware test platforms. This paper describes FPGEN (Fast Packet GENerator), a programmable random traffic generator which is entirely implemented on FPGA (Field Programmable Gate Array). FPGEN can generate variable packet sizes and traffic with Poisson and Markov-modulated on-off statistics at OC-48 rate per interface. Our work that is presented in this paper includes the theoretical design of FPGEN, the hardware design of the FPGA-based traffic generator board (printed circuit board design and construction) and the implementation of FPGEN on FPGA. Our experimental study demonstrates that FPGEN can achieve both the desired rate and statistical properties for the generated traffic.     

基于FPGA的10Gbps光互连方案设计与验证

针对光、电传输特点和高速互连网络的特殊要求,通过分析光互连技术的发展历史和研究现状,提出了10Gb/s光互连技术可行性的设计方案;并为了验证该方案的可行性,采用试验的方式,完成了基于10Gb/s光互连的PCB实验板设计.从实验板的设计可发现:Framer FPGA在传统电互连和光互连间提供相应的协议转换和速率转换起着关键作用.     

2Gsps高速数据采集系统的设计与实现

本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为1GSPS的A／D实现了2GSPS的采样率，并利用FPGA对A/D输出数据的进行转换和缓存。本文着重介绍了该数据采集系统设计和高速存储所涉及到的问题，并给出了仿真波形。     

基于Virtex6的高速串行数据采集与传输

随着现代工业科技飞速发展,某些特定的大容量数据系统要求有很高的采样频率及较高的通信效率。本文通过ADC12D800RF实现高速采样,并基于 Xilinx Virtex6 FPGA的 GTX高速串行接口实现可靠高速传输,从而满足大容量高速数据系统的要求。