CMOS单元电路版图的自动设计

本文描述了ＣＭＯＳ单元电路版图自动设计程序是自动电路版图设计系统的一个组成部分，它通过一列变换，将单元电器描述翻译成单元电路版图的几何描述。其特点是允许单元内多端口线网布和允许在单元四周指定端口，并对单元电路版图进行优化，因此，只要输入单元电路描述，便可自动产生单元电路的版图文件。     

模拟集成电路版图设计

由于电子技术的高速发展,集成电路的使用范畴逐渐扩大,并且在体积上也愈发迷你,加大了其在产品使用中的灵活性。对于集成电路的系统配置、电路形式、工艺技术等具有专业方面的设计,还需对其执行版图设计,只有如此才可令最终形成的集成电路元件符合产品设计标准。     

CMOS模拟集成电路版图设计

由于模拟集成电路的性能与版图设计密切相关,着重介绍了CMOS模拟电路版图设计的一般思路,优化器件结构和平面布局使寄生效应对电路性能的影响降至最低。     

深亚微米CMOS模拟单元电路综合系统

介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统．通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出的电路在工艺波动和工作条件变化时仍能满足性能要求．大量的实验结果表明：与基于模拟器的方法相比,采用该系统可以快速综合出可制造的深亚微米CMOS模拟单元电路．     

一个新的MOS模拟单元电路版图的STACK生成方法

提出了一种新的MOS模拟单元电路的STACK版图自动生成方法。该方法将电路网表映射为扩散图,基于扩散图进行电路划分、模板匹配和对称查找。提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找。文中改进了Atallah欧拉路径生成算法,通过增加哑元条保证欧拉路 径的生成。对生成的STACK,采用分布式寄生电容模型计算各个节点的寄生电容,并计算STACK的面积和形状,以确保其能够满足设计要求。     

CMOS磁敏器件的研究

分析了ＣＭＯＳ磁敏器件的敏感机理，给出了灵敏度表达式，并对其单元ＳＤ－ＭＯＳＦＥＴ结构进行了数据模拟，实验结果与理论分析相一致。     

低功耗CMOS电路的设计

ＣＭＯＳ电路功耗主要由动态功耗决定。笔者较详细地分析了影响功耗的主要因素，并着重介绍了低功耗器件的设计方法。     

FDAADS系统中模拟CMOS单元电路的自动综合

介绍了一种基于优化的ＣＭＯＳ单元电路的自动综合方法,该方法利用一种新颖的电路性能评估技术来缩短综合软件的运行时间、提高设计精度,此外,采用模拟退火法优化算法进行求解,并结合一些其它方法来提高获得全局优化解的能力,利用上述方法实现的一些ＣＭＯＳ单元电路的自动综合模块已经集成到ＦＤＡＡＤＳ－“复旦模拟电路自动化设计系统”中,大量的实验结果表明：上述方法可以用较少的时间产生高精度的设计结果。     

CIF和GDSII格式版图数据的直接转换

介绍了完成CIF和GDSII格式版图数据直接转换的专用程序YY472A,并说明了应用DRACULA完成CIF和GDSII文件直接转换的要点。     

系统级CMOS电路的低功耗设计

随着集成电路规模的增大和工作频率的提高，功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑，早期的设计确定了系统的构架，对功耗的影响最大，因此本文重点探讨了RTL级和系统级的低功耗设计，具体的途径有：实行有效的功耗管理；采用并行处理和流水线结构；采用分布式的数据处理结构以及用专用电路代替可编程处理器。     

一种模拟集成电路布线中的contact,via定位算法

模拟电路布线通常采用无网格的布线模式,这就存在如何在整个布线平面中确定连线间的contact和via的位置的问题,文中提出了一种在任意曼哈顿多边形中求最大内接矩形的算法,该算法通过准确,快速地搜索出放置contact和via的空间,以提高整个布线的效果并降低布线过程在时间上的消耗。     

基于GXML的布局图研究

随着个人计算机的普遍使用和更高的网络带宽的连接,基于图表的图是结构图表信息的最重要的类型之一。而样式结构分离也就有它的独特之处了,现在用基于XML的方法来分开图形的样式和内容:一、根据其逻辑结构来标记图。二、图的外观是通过附加的样式表来定义的。以数据结构的分类知识为基础,来讨论一种基于图表内容的标记语言(GXML),来描述基于图形的图的灵活布局。     

面向手机3D动画自动生成的空间分层布局规划

手机3D动画自动生成系统是将用户发送的短信,经过信息抽取、情节规划等一系列的处理,最终生成一段与短信内容相关的三维动画并发送给接收方这一过程.布局规划是系统的一个重要组成部分,其功能是将模型放置到场景的可用空间上.通过对布局问题的研究,本文提出了一种基于区域布局和模型布局的分层布局方法,其包括定性规划和定量计算两个部分,利用语义网技术建立分层布局知识库,基于规则的方法推导出分层布局定性规划方案,并对模型位置进行动态计算.最后,通过实验验证了分层布局规划的有效性和多样性,满足了自动生成系统对布局规划的要求.     

一种能够提高驱动能力和ESD保护能力的亚微米CMOS输出晶体管的新设计方法

本文给出了一种新的输出驱动器的设计方法，利用这种方法可以有效地减少CMOS输出驱动器的面积、同时提高驱动能力和ESD可靠性，输出驱动器是由许多电路单元组成的，电路单元有正方形、六边形和八边形三种形状。利用这种新的设计风格制成的输出晶体管结构更加对称，在ESD过程中触发更一致。理论计算和实验证明，在非硅化物CMOS工艺中，在小的设计面积内，利用新的设计方法研制成的CMOS输出缓冲器的输出驱动能力更高，ESD保护能力更强，有许多电路单元组成的输出晶体管和传统的指状设计相比，栅电阻更低，漏电容更小。     

Constrained Graph Layout

Most current graph layout technology does not lend itself to interactive applications such as animation or advanced user interfaces. We introduce the constrained graph layout model which is better suited for interactive applications. In this model, input to the layout module includes suggested positions for nodes and constraints over the node positions in the graph to be laid out. We describe four implementations of layout modules which are based on the constrained graph layout model. The first three implementations are for undirected graph layout while the fourth is for tree layout. The implementations use active set techniques to solve the layout. Our empirical evaluation shows that they are quite fast and give reasonable layout.     

Removing Node Overlapping in Graph Layout Using Constrained Optimization

Although graph drawing has been extensively studied, little attention has been paid to the problem of node overlapping. The problem arises because almost all existing graph layout algorithms assume that nodes are points. In practice, however, nodes may be labelled, and these labels may overlap. Here we investigate how such node overlapping can be removed in a subsequent layout adjustment phase. We propose four different approaches for removing node overlapping, all of which are based on constrained optimization techniques. The first is the simplest. It performs the minimal linear scaling which will remove node-overlapping. The second approach relies on formulating the node overlapping problem as a convex quadratic programming problem, which can then be solved by any quadratic solver. The disadvantage is that, since constraints must be linear, the node overlapping constraints cannot be expressed directly, but must be strengthened to obtain a linear constraint strong enough to ensure no node overlapping. The third and fourth approaches are based on local search methods. The third is an adaptation of the EGENET solver originally designed for solving general constraint satisfaction problems, while the fourth approach is a form of Lagrangian multiplier method, a well-known optimization technique used in operations research. Both the third and fourth method are able to handle the node overlapping constraints directly, and thus may potentially find better solutions. Their disadvantage is that no efficient global optimization methods are available for such problems, and hence we must accept a local minimum. We illustrate all of the above methods on a series of layout adjustment problems.     

Optimal Graph Constraint Reduction for Symbolic Layout Compaction

The compaction problem in VLSI layout can be formulated as a linear program. To reduce the execution time and memory usage in compaction, it is important to reduce the size of the linear program. Since most constraints in compaction are derived directly or indirectly from physical separation and electrical connectivity requirements which can be expressed in the form of graph constraints, we study the graph constraint reduction problem. That is the problem of producing, for a given system of graph constraints, an equivalent system with the fewest graph constraints. After observing that the problem as previously formulated is NP-hard and overrestrictive in that the maximum possible reduction is not always attainable, we propose a new formulation in which the maximum possible reduction is guaranteed. We further present a polynomial-time algorithm for the new formulation. Received September 13, 1994; revised December 4, 1995.     

二维模块生成器中的布局算法研究及实现

本文讨论了ＣＭＯＳ集成电路模块生成器中的布局算法，尤其是在门阵列（门海）布图模式下的各种布局算法及其对布图结果的影响，并对已实现的三种布局算法给出了实例测试结果。