1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

用于高性能存储系统的快速双极1024位随机存储器(RAM)

现代的数据处理系统的结构和性能受到组装密度和它的存储器的速度的极大影响,目前能做到的速度最快的存储器是采用集成双极工艺的半导体器件来实现的。双极随机存储器(RAM)除了它在快速主存方面的常规运用之外,还在超高速缓冲存储器和可写控制存储器方面得到了重要的新应用。高速的双极超高速缓冲存储器的存在已经使得建立存储器体系成为可能,在这个存储器体系内的大部份存储器是由速度比较慢的低成本存储器件来制成的。在控制存储器中采用高速大容量读/写存储器则大大扩展了它的存储容量,因而也具有有效价格的竞争能力。另外在将高速存储器与微处理机连用或用作联想存储器解决特殊用途方面,高速双极存储器也对计算机结构起到了促进作用。本文所述的1024位的ECL RAM 是作为西门子(Siemens)7·760计算机的超高速缓存和可写控制存储器用的。它是为西门子7·740,7·750和7·755计算机设计的GXB 10147型西门子128位ECL RAM 的继续。新的工艺和电路设计思想为典型的地址取数时间在15ns,功耗只有400 mW 的1024位RAM 研制铺平了道路。     

超高速4K单元NMOS随机存储器(MB 8211)

MOS随机存储器(RAM)作为电子计算机主存储器而大量需要的情况下,近几年来在高速化和高集成化方面部取得了很显著的进展。在高速化方面1K单元/芯片的取数时间为50～100毫微秒,在高集成化方面4K单元/芯片的MOS RAM都已进入了商品化阶段, 现在已有10余家半导体公司出售或者发表了有关4K单元RAM,其中大多数的取数时间是在300～600毫微秒的中低速范围内,目前,主要重点是放在大容量和低价格方面。然而,看来象1K单元MOS存储器那样,4K单元存储器显然也逐渐地向高速化方面前进,作为     

简讯

据报导在美国弗城举行的1975年国际固体电路会议上,英特尔公司发表了一个称为2106的n沟MOS 4K RAM(随机存储器)。这种4K RAM取数时间为80毫微秒,周期时间为150毫微秒,速度为目前市场上最快的4K RAM的三倍。存储单元采用与AMS 7001 1K RAM相类似的电荷泵浦式电路结构,如图1所示。     

用CPLD实现多处理器数据的分时共享

介绍采用分时复用的方法解决多嵌入式微处理器EMU共享RAM的技术,以便实现数据的快速交换;详细论述用CPLD实现该技术的方法及EMU分时复用共享RAM的工作原理,其逻辑控制电路可以使用一片MAX7032来实现,EMU地址的分配控制电路根据系统的电源情况可以采用EPM7128或EPM3128器件来实现;探讨EMU访问共享RAM地址空间的三种方式,并比较它们各自的优缺点;提供用VerilogHDL语言编写的主程序代码。该方案投入某型电力自动化控制系统中使用,卓有成效。     

ECL256×16位双极全译码半导体存储器

我们采用中国科学院上海冶金所与我所共同研制的ECL全译码256×1组件组装的存储插件,容量为256字×16位。在模型机上地址工作方式下,取数时间达31ns。模型机的最高工作频率达到65ns。-5V 电源的工作范围可变化±10%。模型机设有较复杂的硬件自检逻辑对存储插件进行检查。存储插件在模型机上连续考验了440小时,没有出错。通过实验和考验证明,这种全译码 RAM 256×1组件及用其组装的存储插件。达到了预定的设计指标。本文对如何使用这种256×1全译码存储器作一介绍。     

高性能LSI存贮器系统

已设计一种随机存取读/写存贮器系统,以满足高速存贮应用的多种需要。包括存贮器体系中的暂存存贮、控制存贮器和缓冲存贮器。基本产品是一种1024字×9位的存贮器卡片式扦件,取数时间为40nS,周期时间为80nS。它合并所有地址缓冲和译码、输出读放和输出互锁电路构成一个完整的功能存贮部件。特点包含每位6mW的低功耗,每平方英时200位     

用RAM作为通讯场所实现并行通讯

<正>用RAM作为通讯场所能够使这种主从系统迅速实现多组数据的井行通讯与传统的并行通讯相比,具有软件设计简单,通讯准确,通讯机之间无需协议应答信号,因而可以大大节约系统的通讯时间,尤其适合于快速的实时控制系统.以两片616 RAM和八片74LS245收发器为例,实现63路八位数据的快速并行通讯.硬件接口电路如图1所示.八片74LS245收发器作为开关使用,分别用于RAM的地址线和数据线的选通控制,其中芯片1,2,3,4,用于地址线,芯片5,6,7,8用于数据线.锁存器74LS74等芯片作为保存切换两片RAM的控制信息使用,构成了电路的存储,读取数据的控制口(在本例电路中该控制口地址为03FH).当从机单片机需要存储数据时,可先向控制口写入1或0,该信息通过锁存器,三态门,反相器分别控     

扩展MCS-51系列单片机外部RAM和I\O口的新方法

针对 MCS—51系列单片机,本文介绍了一种不占用外部 RAM 地址的扩展外部 RAM 和 I/O 的新方法。这对简化硬件设计、扩大单片机的 I/O 的容量具有积极意义。     

AM186EM处理器的地址空间优化及应用

本文介绍了一种基于 AM186 EM 处理器的地址空间优化应用,当系统需要处理器支持的最大容量内存时, FLASH 和外围存储器(例如双口 RAM等)可以共用处理器的UCS选通信号,从而实现 FLASH 和外围存储器共用尽可能大的地址空间。同样,当系统需要最大容量的FLASH 时,内存 RAM和外围存储器可以共用处理器的LCS选通信号,从而实现 RAM和外围存储器共用尽可能大的地址空间。     

馈线保护中双口RAM的DSP与ARM9双CPU系统接口电路设计

介绍了DSP和ARM9双CPU经双口RAM的接口电路设计。在馈线保护中,采用DSP＋ARM9的双CPU结构,两者之间采用双口RAM进行数据交换。考虑到馈线保护的实时性和可靠性,对双口RAM选用了中断仲裁方式。设计了双口RAM、DSP和ARM9三者之间的硬件接口电路,同时还对三者地址值的分配关系进行了阐述。该接口的设计为牵引变电所馈线保护系统的需求打下了一定基础。     

一种CPU和FPGA的快速交换数据方法

为了提高CPU读写FPGA的速度,提出了一种基于Burst方式的CPU和FPGA快速交换数据的方法.CPU在完成第一次读写之后,FPGA会记录该地址,并使双口RAM的地址自动递增,不需要CPU再给出地址,这样CPU可以操作多个连续地址中双口RAM的数据.经过测试,该方法可以大大提高CPU和FPGA进行数据交换的速度.     

IBM PC/XT彩色显示适配器故障维修五例

故障一:开机后鸣“一长二短”声,屏幕无显示且主机被锁。分析与维修:由故障现象可判断出是在测试显示 RAM 部件时进入停机状态的,显然这与显示 RAM 地址选中有关,GPU 访问显示 RAM 要受适配器同步时序信号控制,当 CPU 访问显示 RAM 时,CPU 将进入总线周期等待状态 TW,此时适配器输出 I/O CHRDY 低电平信号,直到同步时序信号 XACK 高电平到来,才能使 I/OCHRDY 信号恢复高电平,退出 TW 状态,进入 T_4状态,完成 CPU 对显示 RAM 的存取。关掉主机,将彩色显示适配器地址引脚用胶带贴住,开机后鸣“一长二短”声,但不再停机。去掉胶带,重新开机,用示波器测得系统 I/O CHRDY 处于低电     

利用双口RAM实现双机系统的通信

提出通过双口RAM的数据交换来实现对基于ISA总线和MultiBus-Ⅰ总线双机的通信方式.介绍双口RAM的数据交换、技术特征、CPLD逻辑说明及段地址选择.     

单片机系统RAM自检的改进方法

在各种单片机应用系统中,RAM与该应用系统的正常工作紧密相关,RAM的自检可有效地避免RAM不正常工作给系统带来的损害。本文介绍了一般单片机应用系统中RAM自检的常用方法,并且针对地址线发生断路的故障检测提出了一种新的方法及优化措施。     

MCS-51单片机地址指针及其应用

MCS-51单片机外部RAM的地址空间为64KB,地址总线为16位,访问外接RAM可执行如下4条指令:     

TP801-A单板机不用修改绝对地址的固化方法

<正> 使用TR801-A单板机对EPROM芯片2716(或者2758)固化程序时,其监控程序要求用户程序只能在始地址为2000H 的RAM 中调试,而实际上固化后的芯片是在始地址为0800的PROM1和始地址为1000的PROM2位置运行。因此通常调试好的程序在固化前     

具有内部定时和低功耗的4096单元单管随机存储器

本文较详细地讨论了单管P-沟道4096单元随机存储器(RAM)。设计上的生要特点是有灵敏的读出-再生放大器,可以允许仅有0.065 Pf的存储电容。为了得到400 ns的取数时间而应用了自举原理,功耗为150 mW。采用了新的快速移位寄存器作为内部定时电路。这个定时电路产生存储器的时钟信号,从而将外部信号减少到只有一个时钟信号和1个芯选信号。芯片尺寸为3.01×4.44 mm~2。     

波形重现与冻结电路的制作

本文介绍一种对随机存储器RAM地址随机扫描的处理电路,此电路可以将输入的波形数据扫描、冻     

语言处理器T6668扩充动态RAM时易忽视的普遍错误

<正>日本东芝公司生产的T6668语言处理器具有较强的功能和较低的价格,所以应用十分广泛.但由于它本身只能接四片动态RAM,录音时间受到限制,如接常用的41256,当以8Kbps录音时,最多只能录制128秒,所以实际使用时都是通过尽可能地扩充动态RAM延长录音时间.但我们发现一些资料给出扩充电路都有一个忽视的错误,从而造成录音信息不可靠或丢失,经过我们仔细分析和实验才找到原因.请看以下例子.图1为典型的扩充DRAM的电路,T6668通过同相三态缓冲器74HC244扩充动态RAM.当G1=低电平,T6668的动态RAM列地址选通线CS1～4分别与DRAM1～4的列地址选通线接通,从而语音录放信息存在相应的DRAM1～4中;当G1=高电平,G2=低