VUW体系CPU仿真器MCS的设计与实现

仿真器是进行硬件设计评估,系统软件设计开发和计算机体系结构研究的有力工具.文章以一款VuW(超长指令字)结构的CPU仿真器--MCS为实例,讨论了指令集仿真器设计的一般原理和关键技术.在对目标CPU进行仿真的基础上,通过模拟部分操作系统功能,MCS可以导入并且运行经过目标机编译器编译的目标可执行代码,进行可配置的数据收集和数据分析,从而达到评估CPU设计,分析指令效率,支持编译系统调试的目的.     

VLIW结构处理器执行部件的设计与实现

本文介绍了一种超长指令字（VLIW）结构的处理器执行部件（ALU）的结构和实现，并对其中一些优化设计的技术进行了讨论，这些技术主要包括共享端口减少模块的输入输出端口数，平均分配各级流水线负担以提高主频，相似操作集中以优化设计等等。     

基于VLIW的指令格式的研究与设计

计算机体系结构的设计思想在近四十年间发生了深刻的变化,而指令格式的设计是计算机体系结构设计的一个重要环节。该文首先介绍了一种典型RISC体系结构的指令格式,然后以IA-64为例对基于VLIW的指令格式进行了分析,并与RISC指令格式进行了比较,最后提出了一种新的基于VLIW的指令格式。     

面向VLIW DSP结构的编译器的设计与实现

VLIW编译器实现指令并行性挖掘、相关性检查、指令调度等职能,对VLIW处理器的性能影响较大.本文基于一款VLIW DSP芯片,利用可重定位编译器IMPACT的前端和代码生成器模板,设计和实现了高性能的VLIW编译器.利用伪数据类型和Intrinsic函数结合,在编译器中构建了对SIMD功能的支持.实验结果显示,对比基于GCC版本的编译器,该编译器生成的指令数平均下降42%,并行包数下降30%.     

基于指令前缀的专用VLIW压缩技术研究与实现

指令槽空闲率高是VLIW处理器一直面临的问题。通过对专用VLIW处理器架构及其应用程序进行分析,提出了VLIW指令前缀压缩技术。该技术通过删除各个指令字中无效的指令槽操作来对VLIW指令字进行压缩。同时设计了解压缩电路,对压缩代码进行解压缩处理。实验结果表明,该技术能够以较小的面积代价换取约47.2%的指令存储器面积的节省。     

税控器通信软件的设计与实现

税控器(fiscal processor)是国家解决税收电子化的产品之一,它能很好地实现税控功能.详细论述了税控器与宿主机之间的通信软件的设计,该方案优于国标,经实验表明功能完善,性能稳定可靠.     

嵌入式CPU指令Cache的设计与实现

针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache.根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果.仿真结果表明了所设计指令Cache的有效性.     

VLIW处理器的设计与实现

介绍了基于FPGA实现VLIW微处理器的基本方法,对VLIW微处理器具体划分为5个主要功能模块.依据FPGA的设计思想,采用自顶向下和文本与原理图相结合的流水线方式的设计方法,进行VLIW微处理器的5个模块功能设计,从而最终实现VLIW微处理器的功能,并进行了板级功能验证.     

CPU仿真器结构分析及其IU模块的设计实现

CPU仿真器是进行硬件设计评估,系统软件设计开发和计算机体系结构研究的有力工具.在CPU的研制阶段通常也要同时进行操作系统的开发,为了在新型CPU问世之前运行和调试目标操作系统,就必须开发支持操作系统功能的CPU仿真器.因此,CPU仿真器在嵌入式系统的开发中扮演了重要的角色.本文详细分析了CPU仿真器的结构以及其核心模块IU(Instruction Unit)部分的实现.     

分簇结构超长指令字DSP编译器的设计与实现

超长指令字（VLIW）是高端DSP普遍采用的体系结构。VLIW DSP在硬件上没有调度和冲突判决的机制，其性能的发挥完全依靠编译嚣的优化效果．基于可重定向编译基础设施IMPACT，为分簇VLIW DSP YHFT—D4设计与实现了优化编译器．其中着重讨论了可重定向信息的定义、代码注释、SIMD指令的支持、分簇寄存器分配以度指令级并行开发和资源冲突解决等内容．实验结果表明该编译器可以达到较好的优化效果．     

VLIW微处理器模拟器仿真实现的几个关键问题

文章就一种VLIW体系微处理器模拟器仿真实现的几个关键问题(如模型建立、串并行的转换和数据相关等)进行了简要讨论,并提出了行之有效的解决方法.     

一种动态VLIW调度机制的研究和实现

VLIW结构是开发ILP的一种重要手段,其优点是结构规整简单、硬件复杂度低。但是,完全依靠编译器进行指令调度的机制限制了VLIW结构性能的提高。本文提出了一种基于确定指令延迟的动态VLIW调度机制,该机制利用大部分指令执行时间确定的特点,根据运行时信息重新调度指令的执行顺序,以进一步开发ILP。在FPGA上的实验结果表明,该机制具有线性的硬件复杂度。     

基于DSP & CPU的Linux操作系统的设计与实现

在分析Linux内核和DSP＆CPU体系结构的基础上,提出了在DSP＆CPU体系结构下FDS-Iinux的实现方案。并对DSP＆CPU体系结构下的内存管理、进程调度和中断实施过程进行了设计与实现。     

为VLIW处理器的特殊功能部件生成代码的新方法

通用的高级程序设计语言的编译器,比如C的编译器,不会为VLIW处理器的特殊功能部件自动生成代码。通常通过汇编语言来使用这些特殊功能部件,但是这个方案有着它的不足。笔者提出了一种新的方法来解决这些问题。定义了一种可视化并行建模语言VRTL-P,使用它来描述不同操作间逻辑上的可并行性。笔者还实现了一个VRTL-P的在线分析器,它可以根据VLIW处理器的具体实现来判断一组操作是否可以拼装到一条VLIW的指令中。还进一步研究了从VRTL-P生成目标代码和仿真执行VRTL-P的方法。通过使用这些技术,可以为VLIW处理器的特殊功能部件生成高质量的代码,并且可以提高软件的生产率。     

VLIW处理器可重组乘法器单元设计

在VLIW多媒体芯片的设计过程中,针对传统乘法器与加法器的不足,提出了一种新的分叉华莱氏树结构的乘法器模型,采用可重用的模块化设计思想,通过重用一位全加器阵列对乘法器进行扩展,处理器可以在一个乘法器单元内部同时支持多个32/16/8位的乘法运算,同时使乘法单元的速度和面积均得以优化。仿真测试表明,新的乘法器结构可有效减少FFT、滤波等信号处理以及多媒体处理中常用算法的执行周期,提高了实际运行速度,进一步增强了VLIW处理器在多媒体与信号处理运算上的能力。