共查询到19条相似文献,搜索用时 62 毫秒
1.
用于LDO稳压器的CMOS基准电压源的设计 总被引:1,自引:0,他引:1
LDO稳压器对其中的基准电压电路较高精度要求和较低静态电流要求是一对矛盾,本文折衷设计了一款简单实用的CMOS电压基准电路。仿真结果显示,基准电路静态电流约为35μA,基准电压的温度系数为±15×10~(-6)/℃;低频时电源抑制比为63 dB,电压调整率为0.005。 相似文献
2.
3.
提出一种采用0.25 μm CMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源(BGR)设计.设计中,采用了共源共栅电流镜结构,运放的输出作为驱动的同时也作为自身电流源的驱动,并且实现了与绝对温度成正比(PTAT)温度补偿.使用Hspice对其进行仿真,在中芯国际标准0.25 μm CMOS工艺下,当温度变化范围在-25~125℃和电源电压变化范围为4.5~5.5 V时,输出基准电压具有9.3×10-6 V/℃的温度特性,Vref摆动小于0.12 mV,在低频时具有85 dB以上的电源电压抑制比(PSRR),整个电路消耗电源电流仅为20μA. 相似文献
4.
5.
传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。 相似文献
6.
一种低电压的CMOS带隙基准源 总被引:11,自引:6,他引:5
设计了一种用于集成电路内部的带隙基准源,采用了1.0V/0.18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿,达到降低温度率数的目的,并具有好的电源抑制比。SPICE仿真结果表明,在0℃-100℃范围内度可达到18ppm/℃,其电源抑制比可达到62dB。 相似文献
7.
针对传统一阶温度补偿的CMOS带隙基准电压源的温度特性较差,本文在此基础上采用高阶温度补偿以改善温度特性,并且在电路中增加了带有负反馈的前调整器,提高了基准电压的电源抑制比。对电路采用SMIC0.18CMOS工艺进行仿真,输出电压在温度为-20~~58。c范围内有负的温度系数2.34ppm/。c,在温度为58~~120范围内有正的温度系数为2.21ppm/。C,在低频时电源抑制比可达116dB,在10K也可达到73dB。 相似文献
8.
介绍一种用于LCD驱动中的带隙基准电压源,采用Chartered 3.3V 0.35μm 18V高压CMOS工艺,产生5个不同的负温度系数.以便于LCD panel的选择。电源工作范围2.4V~3.6V,工作温度范-40%~85%。 相似文献
9.
描述了一个具有高电源抑制比和低温度系数的带隙基准电压源电路。基于1阶零温度系数点可调节的结构,通过对不同零温度系数点带隙电压的转换实现低温度系数,并采用了电源波动抑制电路。采用SMIC 0.18μm CMOS工艺,经过Cadence Spectre仿真验证,在-20℃~100℃温度范围内,电压变化范围小于0.5mV,温度系数不超过7×10-6/℃。低频下的电源抑制比为-107dB,在10kHz下,电源抑制比可达到-90dB。整个电路在供电电压大于2.3V时可以实现正常启动,在3.3V电源供电下,电路的功耗约为1.05mW。 相似文献
10.
设计一款应用于电压调整器(LDO)的带隙基准电压源。电压基准是模拟电路设计必不可缺少的一个单元模块,带隙基准电压源为LDO提供一个精确的参考电压,是LDO系统设计关键模块之一。本文设计的带隙基准电压源采用0.5μm标准的CMOS工艺实现。为了提高电压抑制性,采用了低压共源共栅的电流镜结构,并且在基准内部设计了一个运算放大器,合理的运放设计进一步提高了电源抑制性。基于Cadence的Spectre进行前仿真验证,结果表明该带隙基准电压源具有较低的变化率、较小的温漂系数和较高的电源抑制比,其对抗电源变化和温度变化特性较好。 相似文献
11.
介绍了一种BiCMOS工艺制作的高电源抑制比和高精确度的带隙基准电压源,其输出电压为1.2 V,在-40℃~80℃范围内有较好的温度特性,温度漂移系数为9.8×10-6℃-1。采用电压负反馈原理和减少耦合电容的方法,使电路具有高的电源抑制比,并且电路结构简单,匹配性好。采用Hspice工具对电路进行了仿真,验证了设计的正确性。该电路能广泛用于在电源环境恶劣的场合下工作的集成电路中。 相似文献
12.
本文介绍了一种利用可控硅相控整流技术调节电压的方法及实用装置。对组成调压装置的主要电路的设计思想和工作原理作了简要分析。并结合该装置的实际应用介绍了一些优点并提出了自己的看法。 相似文献
13.
14.
A programmable high precision bandgap reference is presented, which can meet the accuracy requirements for all technology corners while a traditional bandgap reference cannot.This design uses SMIC 0.18 μm 1P4M CMOS technology.The theoretically achievable temperature coefficient is close to 0.69 ppm/°C over the whole temperature range. 相似文献
15.
This paper presents the design and experimental performance of a second-order bandgap voltage reference integrated circuit (IC). Experimentally observed nominal reference voltage at room temperature is 1.150 V with best temperature performance of 3 mV variation over −40 to 120 °C. A 5-bit resistor trimming is used to compensate the variation of reference voltage due to layout mismatch and process variation. A trimming methodology is described in this paper to optimize both the temperature performance and reduce the variation of the room temperature voltage over different samples. Even with best temperature performance trim-code, the absolute variation in reference voltage over 20 samples is 85 mV which is trimmed to ±11 mV (1.3%) using the proposed trimming methodology. The second-order bandgap circuit is designed in a 0.5 μm BiCMOS process with less than 50 μA current consumption. 相似文献
16.
基准电压源是在电路系统中为其它功能模块提供高精度的电压基准,它是模拟集成电路和混合集成电路中非常重要的模块。文中主要研究了带隙基准基本原理的基础上,设计了一款应用于折叠插值ADC中粗量化电路部分CMOS带隙基准源。最后通过Pspice仿真给出了实验仿真的结果。 相似文献
17.
针对传统低压供电的低压差线性稳压器线性响应比较慢的情况,提出了一种基于BICMOS 0.5μm工艺分高低压供电的低压差线性稳压器。经过Hspice仿真验证,该稳压器具有高增益、高PSRR(Power Supply Rejection Ratio,电源抑制比)、低功耗、响应速度快的特点,输入电压范围为0.5~28.0 V,输出电压为5 V。此稳定器低频时的开环增益达到86 dB,相位裕度为68o,低频时的电源电压抑制比为–91 dB,高频时也能达到–2 dB,静态电流只有13.5μA。 相似文献
18.
In this paper, an internally compensated low dropout (LDO) voltage regulator based on the Flipped Voltage Follower (FVF) is proposed. By means of capacitive coupling and dynamic biasing, the transient response to both load and line variations is enhanced. The proposed circuit has been designed and fabricated in a standard 0.5 µm CMOS technology. Experimental results show that the proposed circuit features a line and a load regulation of 132.04 µV/V and 153.53 µV/mA, respectively. Moreover, the output voltage spikes are kept under 150 mV for a 2 V-to-5 V supply variation and for 1 mA-to-100 mA load variation, both in 1 µs. 相似文献
19.
设计了一种静态电流约为0.6μA的运算跨导放大器电路,并已经成功地应用于一款超低静态电流的新一代低压差线性稳压器芯片中。此放大器的突出优点是与Foldback过流保护电路融合在一起,使得芯片不需要专门的限流模块,大大减少了器件与电流支路,极大地提高了电流利用率,实现了超低功耗。 相似文献