基于FPGA的高阶全数字锁相环的设计与实现

提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法，具有电路结构简单、摔制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用EDA技术设计了该系统，并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。     

基于FPGA的逆变器全数字锁相环设计

文章设计了一种可应用于逆变器的、用FPGA实现的二阶全数字锁相环(DPLL)。此锁相环用比例积分方法替代传统锁相系统中的环路滤波(LF),用相位累加器实现数控振荡器(DCO)的功能。具有输出相位连续、分辨率高等优点。分析了它的原理和结构,给出了关键部件的verilog代码及仿真结果。仿真结果表明了设计的正确性。     

GNSS接收机锁相环最佳环路带宽的选取

锁相环环路带宽值的选取对于锁相环的跟踪误差性能有重要影响。基于全球卫星导航系统(GNSS）接收机中常用锁相环结构与数学模型,首先介绍了锁相环及其重要组成部分环路滤波器的结构和原理,然后分析了环路带宽的取值对锁相环两个最重要的误差源——环路热噪声误差和晶振阿伦偏差的影响,给出了低动态下使锁相环总的跟踪误差最小的最佳环路带宽的理论表达式。对基于由现场可编程门阵列（FPGA）芯片、温补晶振和模/数接口电路构建的实际硬件接收机平台进行了验证,结果表明：当根据最佳环路带宽的理论表达式取环路带宽值时,锁相环的跟踪误差最小。所推得的理论表达式不仅可以应用于GNSS接收机,也适用于一般的载波跟踪环设计。     

自变模无线电能传输全数字锁相环

针对无线电能传输频率跟踪设计中传统锁相环电路设计复杂、跟踪速度慢、锁相频带窄和无超前滞后环节,单独模块设计修改繁琐等问题,对自变模全数字锁相环进行改进,与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时,其环路滤波器采用比例积分结构,使得锁相输出无静差且比例积分参数依据相位差自动进行调节;通过参数设置可调节输出信号的相位.应用modelsim进行仿真,并进行实物验证证实了该设计具有宽范围的锁相能力及快速精确的频率跟踪性能.     

二阶锁相环设计中环路参数的选择

分析和总结了二阶锁相环设计中选择环路参数的思路。对于采用无源比例积分滤波器的二阶锁相环的稳定性提出了新的分析方法。     

CORDIC算法在跟踪环中的应用与FPGA实现

主要介绍了坐标旋转数字计算（CORDIC）算法在跟踪环鉴别器中的应用,包括码跟踪环、锁频环和锁相环鉴别器,并进行了FPGA实现。在设计中,采用统一CORDIC算法优化方法减少硬件开销,用非流水方式在一个CORDIC运算基本单元中实现了码跟踪环、锁频环和锁相环三种鉴别器。同时对CORDIC运算的精度和位宽进行分析,在保证环路功能的情况下尽量减少硬件资源的使用。在Virtex5lx220上测试使用了该鉴别器的GPS跟踪环,取得了满意的跟踪效果。     

北斗导航载波锁相环和锁频环的混合应用

为满足北斗导航接收机的复杂动态条件下的使用,本文提出了一种锁频环和锁相环混合跟踪的载波跟踪方法,提高北斗导航接收机在高动态下的载波跟踪性能,通过对载波跟踪环的参数进行了研究。设计并实现了一种在DSP端进行环路控制,在FPGA端完成载波的剥离的载波环路跟踪方案,测试结果表明,该方案能实现高动态下载波信号的快速精确跟踪,具有良好的实时性和推广价值。     

基于FPGA的自适应锁相环设计

利用锁相环进行载波跟踪是获取本地栽波的一种重要方法,针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制,在锁相环PLL中引入自适应模块,根据环路所处的环境自适应对PLL环路参数做出调整.设计中利用仿真软件MATLAB对自适应锁相环进行仿真,并在FPGA硬件板上利用VHDL编程实现.在载波信号为10 MHz、采样率为80 MHz的条件下,设计的自适应锁相环在噪声水平较小时跟踪速度提高了0.5 μs左右,在噪声水平较高时相位抖动降低了0.01 tad左右.     

一种频率自适应欠采样电路的设计及FPGA实现

针对数字式锁相环前端A/D单元中,采样时钟在锁相环锁定前存在动态变化的问题,利用16位ADC器件AD7626的特点设计了一种基于FPGA的频率自适应欠采样电路,提出了频率自适应的时序控制策略,解决了FPGA时序控制驱动程序对输入采样信号频率变化的自适应问题。动态欠采样频率下对时基信号进行采样的实验测试结果表明,采集信号频率与理论一致,设计采样电路具有频率自适应特性。     

基于DSP Builder的带宽自适应全数字锁相环的设计与实现

提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性。     

基于TMS320C25混合锁相环的设计与实现—验证于应答接收机试验电路

本文阐述了用数字环路滤波器设计、分析和模拟实验锁相环（PLL）。TMS320C25数字信号处理器（DSP）用来实现数字环路滤波器。要保持其兼用性,主要的设计目的是：在不改变任何东西的情况下,用数字环路滤波器替代深空应答接收机（DST）试验电路板环路滤波器的模拟锁相环。该替换最终形成了混合数字锁相环（HDPLL）。原先的模拟锁相环（APLL）和设计好的混合数字锁相环都是I型二阶系统。本文还提供和评估了混合锁相环和接收机的实时性能。     

基于自适应比例积分控制的全数字锁相环

针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环。该系统采用比例积分控制与自适应控制相结合的复合控制方式,其中自适应控制器可根据锁相过程的鉴频鉴相信息,自动调整数字滤波器的控制参数,实现对环路的实时控制。采用理论分析与硬件电路设计相结合的方法进行了系统设计,并用FPGA予以实现。系统仿真与硬件电路测试结果证实了设计方案的正确性。该锁相环的自由振荡频率可随输入信号频率的变化而改变,具有电路结构简单、锁相范围广、锁定速度快和稳态误差小等特点。     

自适应快速锁定全数字锁相环设计

针对传统数字锁相环锁相范围小、速度低、精度差等问题,提出了一种自适应快速锁定全数字锁相环(all digital phase-locked loop,ADPLL)。采用PI控制与自适应控制相结合的方法,根据输入相位误差及频率大小,自适应控制器自动改变PI参数,提高了锁相速度并保证了锁相精度;同时环路滤波器采用具有比例积分特性的数字环路滤波器,该环路滤波器易于进行线性描述,并可以保证整个锁相系统稳态静差小,有较小的输出抖动。对提出的锁相环进行理论分析,并采用Verilog HDL语言编写相关代码,采用QuartusⅡ和Modelsim软件进行联合仿真,仿真证明该数字锁相环锁相范围大、速度快、精度高。     

基于System Generator的Costas锁相环设计实现

介绍了一种基于Xilinx公司FPGA开发工具System Generator进行全数字Costas锁相环的设计仿真方法。通过对Costas锁相环原理的分析,从离散域变换阐述了环路参数的计算及电路设计,基于对CORDIC算法设计DDS的讨论,利用FPGA实现了设计,最后全面分析了环路性能。     

可变参数数据采集控制电路的FPGA实现

基于自顶向下的设计思想,对一可变参数数据采集控制电路进行了现场可编辑门陈列（FPGA）的设计与实现。该方案采用超高速硬件描述语言（VHDL）和模块库调用相结合的方法,实现了对数据采样率、采样深度、采样延时和采样批次的现场可编程控制。功能仿真和硬件实现均表明,设计电路性能可靠,具有较高的适应性和扩展性,满足设计需求,最大限度地提高了信号采集和处理能力。     

光电跟踪伺服系统中的模糊PID控制器设计

针对光电跟踪伺服系统性能指标要求提高以及传统控制方法的不足,在系统位置控制环路中采用一种参数可在线整定的模糊PID（比例、积分和微分）控制器。分析其结构和设计原理,介绍参数自整定模糊PID算法的实现。基于Samsung公司推出的ARM7TDMI核的16/32位RISC S3C44B0X平台从硬件和软件方面对控制器进行构...     

基于串联谐振式逆变器的频率跟踪控制系统的研究

为提高串联谐振式逆变器的输出效率,减小装置功率器件的开关损耗,必须控制逆变器的工作频率,使之始终与负载的谐振频率保持同步。文中针对传统模拟锁相环的缺点和单纯的数字锁相环当负载参数变化较大时,可能会出现的"失锁"现象,提出采用PID与数字锁相环相结合的频率跟踪控制策略,对串联谐振式逆变器的工作频率进行实时控制,使之能自动跟踪上负载的谐振频率。在MATLAB环境下,对采用PID控制前后的两种频率跟踪控制策略进行了比较,结果表明采用基于PID与数字锁相环相结合的频率跟踪控制具有更好的频率调节特性。在此基础上提出了采用TMS320F2812对该频率跟踪控制系统进行软硬件设计的方法。     

CORDIC算法在跟踪环中的应用与FPGA实现

主要介绍了CORDIC算法在跟踪环鉴别器中的应用,包括码跟踪环、锁频环和锁相环鉴别器,并进行了FPGA实现。在设计中,采用统一CORDIC算法优化方法减少硬件开销,用非流水方式在一个CORDIC运算基本单元中实现了码跟踪环、锁频环和锁相环三种鉴别器。同时对CORDIC运算的精度和位宽进行分析,在保证环路功能的情况下尽量减少硬件资源的使用。在Virtex5 lx220上测试使用了该鉴别器的GPS跟踪环,取得了满意的跟踪效果。     

一种低复杂度GPS载波跟踪环路设计

 GPS接收机载波跟踪环路的鉴别器和滤波器设计决定了跟踪环路的性能,也在很大程度上决定了GPS接收机的性能.本文在分析了传统锁相环和锁频环鉴别器算法的基础上,提出了一种锁相锁频环共用四象限反正切函数单元的鉴别器算法;同时,在研究了基于双线性Z变换积分器与矩形波数字积分器的滤波算法基础上,提出了一种基于矩形波数字积分器的锁频环辅助锁相环的滤波器算法.综合这两种新算法给出一种低复杂度的GPS接收机锁相锁频环设计方法.通过理论分析与仿真实验,证实该GPS载波跟踪环路设计不但具有良好的跟踪性能,且与传统设计方案相比具有运算量小,复杂度低,占用资源少等优点,更易于工程实现.     

基于扩频通信系统的接收机跟踪技术研究

文章在对信号的捕获方法进行了研究的基础上,将展开对扩频信号跟踪方法的研究与设计.通过对锁相环的基本原理进行阐述,采用两种特殊的锁相环--DLL和Costas环分别实现伪码跟踪环路和载波跟踪环路的设计.