高速视频系统中一种异步FIFO缓存设计

在数字电视系统中,为了满足系统对高速数据的采集的缓存需求,通过研究FIFO的工作原理,利用FPGA和SDRAM设计了一种高速大容量的异步FIFO.介绍了SDRAM的存储结构及操作方法,阐述了基于SDRAM控制器的异步FIFO的设计方法,结合实际,完成了在数字电视系统中基于FPGA和SDRAM的大容量异步FIFO的设计与实现,有效的解决了数字电视系统中对高速视频处理时的海量缓存问题.     

四极质谱数据采集控制技术的设计及FPGA的实现

设计了一种四极质谱的数据采集与存储缓冲控制逻辑。该设计基于预读取和分时复用技术能实现同时存储读取,采用现场可编程门阵列(FPGA)控制SRAM存储器实现高速大容量的先进先出存储器(Frist in First out,FIFO),研制出结构简单的数据采集控制系统。该系统实现了1 M*16位FIFO缓冲存储和20 Mbps同时读写,并应用在四极杆质谱和四极离子阱质谱仪中,缩短了单次质谱分析的扫描时间。     

高速数据的跨时钟域处理方法及验证

为了解决高速相机数据采集和处理速率的不匹配问题,利用现场可编程逻辑门阵列内部存储资源,研究了高速、大容量异步FIFO的工作原理,提出了异步FIFO工作中的亚稳态和空/满标识问题,采用Verilog HDL编写时序代码和QuartusII工具宏模块定制两种方法实现异步FIFO.研究结果表明:当写入时钟为82 MHz,异步FIFO可实现的读出时钟为50 MHz,实现了高速数据采集和传输系统的跨时钟域处理.     

单片SDRAM的数据读写乒乓操作设计

针对数字视频图像采集及其显示系统中高速实时的数据需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计。在研究SDRAM的逻辑结构的基础上,利用Verilog语言实现了SDRAM的初始化以及读写操作,同时提出一种仅使用一块SDRAM进行数据写入和读出的乒乓操作的方法,并且使用FIFO实现了异步时钟数据的交换。实验仿真波形图表明该设计能很好的实现SDRAM控制器的数据缓存以及数据读写的乒乓操作。     

星载存储器吞吐率瓶颈与高速并行缓存机制

为解决目前星载存储器无法有效支持多路高速数据并行存储的问题,针对载荷数据高速输入需求,对基于NAND Flash的固态存储器的吞吐率瓶颈进行分析,根据固态存储器的固有写操作特性对有效吞吐率的影响,提出了四级流水线操作和总线并行扩展方案;针对多通道数据并行存储、流水线加载连续性等需求,对使用现场可编程门阵列FPGA(Field-Programmable Gate Array)内部双端口随机存取存储器RAM(Random access memory)、外置静态随机存取存储器SRAM(Static Random Acess Memory)等已有缓存方案的不足进行分析,完成了基于同步动态随机存储器SDRAM(Synchronous Dynamic Random Access Memory)的方案可行性分析与新型存储单元架构设计,最终提出了基于SDRAM的高速多通道缓存与存储协同调度方案.模型仿真与原型功能验证结果表明,方案在极限工况下可将4路高速文件数据连续并行接收缓存至SDRAM中,并可根据各分区缓存状态将文件数据按优先级自主动态写入Flash中,期间缓存无溢出,并最终进入常规动态平衡调度状态,实现了对多路高速载荷数据的并行接收缓存和自主调度存储,且存储器的数据吞吐率可达1.2Gbps,能够满足未来星载存储器对多路高速载荷数据存储的需求.     

基于FPGA的虚拟FIFO改进设计

为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.     

高性能组合输入交叉点排队交换机

运用非稳定虚拟输出队列和非稳定交叉点缓存的概念,提出了基于优先级轮询方案的组合输入交叉点排队方案,并通过数值仿真,详细研究了该方案的时延性能和稳定性能.仿真结果表明,在非均匀分布业务源的情况下,优先级轮询方案比普通轮询算法具有更好的平均时延性能和稳定性能.该研究成果为设计交叉点缓存交换机提供了理论依据.     

基于BitTorrent的流媒体缓存及调度方案

为了有效地利用硬件资源,提供高质量的流媒体播放,提出了一种基于BitTorrent的流媒体缓存及调度方案.首先,利用媒体段的流行度和供求值定义了价值函数,提出了基于价值函数的缓存替换算法(caching algorithm based on value function,CAVF);其次,针对数据段及节点带宽的特征,设计了基于数据段优先级的调度算法(scheduling algorithm based on segment priority,SASP).实验结果表明:该方案提高了缓存命中率,降低了服务器的负载并增强了媒体播放连续度.     

快速图像数据采集与显示控制器的设计

介绍了金属氧化物半导体图像传感器的基本格式,提出了一种基于可编程逻辑器件的高速数据采集方法,并采用Verilog设计了专用高速图像数据采集控制器,实现了大容量数据采集与存储功能,解决了通用处理器采集速率慢的瓶颈,并省掉了先进先出缓存器,减轻了处理器的运行开销,同时,利用软核NIOSII对图像进行处理和图像显示．实验表明,所提出的方法提高了图像数据采集的速率,并具有更高的灵活性．     

车载中心式导航系统中缓存系统的设计与实现

针对中心式导航系统的特点,设计和实现了一种基于二级地图分块的缓存系统,该系统包含索引文件、数据文件及相关程序。设计了缓存系统的索引文件结构、数据文件结构以及针对稀疏矩阵的高速缓存结构,并应用FIFO淘汰算法管理缓冲数据。相关实验结果表明,该缓存系统可加快中心式导航系统的响应速度和减少网络传输数据量。     

基于钟控传输门绝热逻辑电路的绝热FIFO设计

通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑（ECRL）的绝热FIFO相比较,电路平均功耗节省达71%.     

Design and Implementation of a High-Speed Multi-Channel Data Acquisition System

Generally,theradarexperimentaldatashouldbe storedforprocessingtoestimatewhetherthesystem designisreasonableandwhethertheperformanceob jectiveisachieved,whichmakeitnecessarytodevel opamulti channel,high speedandreal timedataac quisitionsystem(DAS).Thesystemhassuchtechnicaldifficultiesinde signandimplementationas:firstly,correctlogiccon trolandstricttimesequencematchingtothemulti sub systemareneeded;secondly,high speedand large storagesystemmustbedesigned;thirdly,the systemshouldhavetheabilityof…     

32位微处理器总线接口部件的设计

由于微处理器和存储器两者之间速度的差异性，存储系统已经成为提高微处理器性能的一个瓶颈。同时，系统总线的开销在整个访存延迟中占有相当大的比重。因而，设计一个高效的总线接口对于提高微处理器的性能是非常重要的。文中在32位微处理器ARS03总线接口部件的设计中，使用Load／Store缓冲模型和流水、乱序执行的地址、数据总线等方法来提高其效率，采用M／M／1／K排队论模型确定了缓存队列的长度。实际应用程序仿真结果表明，总线接口的设计是高效的，去掉使用的优化方法会使ARS03的执行时间平均增加21．6％。     

宽带声光接收机数据同步采集卡的设计与实现

本文讨论了一种宽带声光接收机后处理同步数据采集系统的设计原理及主要硬件结构。该系统基于ＰＣ平台,以ＦＩＦＯ和高速Ａ／Ｄ为核心构成一个乒乓式高速数据采集结构,实现了数据的高速同步采集。还简要介绍了系统中主要器件的功能特点,并阐述了系统的通用性。     

非对称GALS系统异步接口设计

设计了一种新型点对点全局异步局部同步方式异步互连接口,采用非对称握手协议进行通讯,并在数据路径上加入异步可控FIFO,比传统的对称式异步接口时间利用率更高,并且能够实现数据的高速连续传输．在0.25μm工艺下,该接口发送和接收的最高频率可以分别达到670MHz和1.45GHz．该接口适用于对数据传输有较高要求的片上系统设计．     

高性能四极质谱仪数据采集系统设计与实现

针对四极质谱的谱峰电流信号微弱并且快速变化的特点,设计了复合跨阻抗放大器、四阶低通模拟滤波器和逐次逼近式模数转换器来实现弱电流放大与数据采集系统,用现场可编程阵列逻辑实现了数据采集的实时同步控制和高速大容量数据缓冲等功能。通过分析增益和带宽对信噪比、半峰宽和信号强度等质谱峰参数的影响,选择了合适的增益和带宽。实验结果表明:在快速扫描时,30 kHz带宽满足谱峰带宽需求,提高了信噪比且不影响信号强度;提高增益能提高信噪比,当将增益由106V/A增大到108V/A时,半峰宽从0.52增加到0.6,当增益为109V/A时,由于放大器带宽变窄导致半峰宽增加到2以上。在慢速扫描时带宽需求较小,109V/A增益能提高信噪比和信号强度,并保持半峰宽为0.2。     

SCV及其在SoC验证中的应用

片上系统(System on Chip,SoC)是集成电路设计发展的趋势,验证在整个SoC设计中工作量巨大且至关重要.应用验证领域的最新成果SCV(SystemCVerification),提出了通过设计用户定义的事务接口(Transactor),对RTL(RegisterTransferLevel)级设计进行事务级验证的策略,并对一个具体的FIFO事例进行了验证.