DDS信号源的幅频特性补偿方法研究

在对DDS输出信号经D/A转换后的频谱特性进行分析的基础上,提出了一种幅频特性补偿方法.该方法利用LC并联电路在谐振点能够对信号进行放大的特点来补偿D/A转换引起的信号幅度衰减,从而提高DDS输出信号的幅度特性.实验结果表明此方法在0 Hz～40 MHz频率范围内可提高输出信号平坦度2 dB左右.     

基于DDS技术的高精度微波信号发生器

介绍了一种基于DDS和正交上变频技术的微波信号发生器的设计,给出了完整的系统解决方案。它的工作频率范围为0.8￣2.5GHz,从而使DDS技术得以在微波频域获得应用,并且还可以产生调频、调幅、调相等各种调制信号。     

基于DDS技术的低频程控信号源的设计

提出一种基于直接数字频率合成技术，采用芯片AD9850实现的低频程控信号源方案。该信号源可以应用于激振系统，为振动实验和压电加速度计比较法校准的自动化提供一个有效平台。同时，也便于扩展到为超声发生系统提供可控的高频激励信号源。     

一种基于DDS芯片AD9959的高精度信号发生器

随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术以其有别于其它频率合成技术的优越性能和特点，成为现代频率合成技术中的佼佼者。结合DDS的基本原理简要介绍了AD9959的特性、内部结构和控制应用，并且用AD9959配以C805117023单片机实现了一种多种信号模式输出的高精度信号源。对AD9959的控制口线和软硬件实现作了介绍，并且给出了相应的示意图。测试结果表明，信号源输出频率的分辨率、稳定度和一系列功能完全达到预定的指标。     

基于Nios的DDS高精度信号源实现

直接数字频率合成器DDS具有极高的分辨率、频率转换速度快、相位噪声低等优点。以ALTERA公司的CPU软核Nios为基础,利用QuartusⅡ软件和SopcBuilder,采用两级DDS和动态分频法,提高了信号源的精度。采用双口ROM可以很方便的同时输出两路具有一定相位差的信号,而且频率幅度可调。另外着重介绍了怎样用Matlab产生波形幅度数据以及最后的仿真验证。     

基于DDS信号源的幅频特性补偿方法研究

讨论了适合于信号源波形产生的DDS(直接数字频率合成)一般构成,在DDS输出信号经D/A转换后,对其频谱特性进行分析的基础上,提出了二种幅频特性的补偿方法;通过在采样率为250MSPS,最大输出频率为100MHz的信号源中,分别对两种补偿技术的输出信号频谱进行了仿真分析,并且与未经补偿的输出信号频谱进行了对比;仿真结果表明这两种方法能够有效的补偿因D/A的零阶保持特性所造成的幅频特性不平坦,使其在不同程度接近最大输出频率范围的带宽内达到0.1dB,具有很高的工程应用价值。     

基于DDS技术的多路电气隔离程控信号源

为了解决实际军工测试中需要遥测多达几百路的被测信号来完成对遥测信号的调理和动态校准,基于直接数字频率合成技术(DDS)设计了一种多路电气隔离型的程控信号源,为遥测系统提供模拟激励信号。用户通过上位机人机交互界面完成对下位机模拟激励信号源的参数设置,经485总线通信使下位机自动产生多种波形,最多实现128路相互电气隔离通道中的一路或多路独立输出。信号源的频率范围为0~8 kHz,波形幅值能达到70 VP-P,精度达到±0.2%FS,具有高精度及多用途性,应用前景广泛。     

基于DDS的快速跳频源设计

在简要介绍跳频通信技术的发展概况及跳频源合成主要方法的基础上,针对目前普遍采用的DDS技术,详细分析了其输出频谱特性,并由此引出了基于DDS的跳频源设计方案,然后详细分析了设计原理、实现的可行性以及软件的设计和流程图,同时对主要芯片的性能指标及特点作了说明。此设计通过优化,提高了各项性能指标,对整体跳频通信收发机的性能有了很大的提升。     

基于DDS技术的多种数字调制的实现

直接数字合成技术（DDS）随着专用芯片的大量出现而得到广泛的应用。现代数字通信所用的信号调制，也由于DDS技术的出现而变得简单了。中通过对DDS工作原理的分析，结合具体的DDS芯片和单片机控制技术，详细介绍了包括MFSK、QPSK及QAM调制技术在内的多种调制方法的具体实现。     

一种基于DDS和PLL的高分辨率RF频率合成方法

本文在描述锁相环和直接数字频率合成的原理及优缺点的基础上,介绍了一种基于DDS和PLL的高分辨率RF频率合成方法,分析了仿真和测试结果,为高分辨率RF频率合成器的设计提供了一种思路。     

高精度DDS的FPGA资源优化设计

DDS因其率转换时间短,分辨率高,低相噪,输出相位连续等特点,在全数字化结构的雷达、通信系统中得到广泛的应用.本文首先介绍了DDS原理,提出了DDS的资源优化方法,设计并FPGA实现了一种双路正交输出的高精度DDS,最后分析了DDS设计参数与输出信号杂散度之间的关系,为工程实现提供设计依据.     

基于SOPC组件的高精度可编程延时电路

将可编程计数器和高精度延时器MC100EP196相结合,实现了延时器的大范围、高精度调节.在EPIC6Q240内将可编程计数器和MC100EP196控制电路制作成SOPC组件,通过Avalon总线与NIOS Ⅱ连接,实现了可编程延时器的扫描控制.通过该设计驱动的采样电路测试结果,说明了电路的可行性.     

基于DDS的程控多模式脉冲发生及捕捉板卡设计与实现

脉冲发生及捕捉板卡(简称脉冲板)可实现多模式脉冲发生和捕捉计数的功能;采取PCI接口芯片和FPGA配合方案完成与上位机的通讯;采用直接数字式频率综合技术合成目标频率脉冲信号实现脉冲发送功能;采用光电隔离技术捕捉外部脉冲信号实现脉冲捕捉功能;对软硬件进行加固实现高精度、高可靠性、强实时性、可扩展性且能抗恶劣作战环境的军事用途脉冲板。依据国军标相关要求检验脉冲板,并采用脉冲板自环形式测试,结果显示其技术指标有新的突破:步进值可达到1‰Hz,频率精度可达0.01%。     

基于可编程逻辑器件的等精度频率计

一种基于可编程逻辑器件的等精度频率计的设计原理、硬件组成和软件实现。     

基于FPGA的高精度频率计

为了满足硬件工程师对高精度和高带宽测频仪器的需求,设计一种基于FPGA的高精度频率计。频率计包括外围的电压跟随电路和串口通信电路以及FPGA上的分频器模块、频率计量模块和串口通信模块,并使用Altera公司的Cyclone Ⅳ芯片作为控制核心。首先待测信号经过电压跟随器的稳压和隔离,然后将稳压信号接入分频器模块,分频器模块会把频率信号以1 kHz为界限分为低频和高频信号,并对低频信号和高频信号分别采用周期测频法和脉冲计数法测频。测量的频率数据可实时通过串口上传至上位机。经过测试,频率计能够实现1 Hz的精度、200 MHz的测频带宽以及多通道检测。     

基于FPGA的高精度同步时钟系统设计

介绍了精密时钟同步协议（PTP）的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。     

基于FPGA的高精度数据采集系统的设计

由于科学研究的需要,目前空间探测器的设计越来越复杂.短时间内需要采集的信号多达数百路、甚至上千路,普通的数据采集系统无法适应此任务.本文为中法合作研制的太阳爆发小卫星(SMall Explorer for Solar Eruptions,简称 SMESE)设计了以FPGA为核心的4路数据采集系统.测试结果表明,该系统完全适应太阳爆发小卫星的科学任务.系统中采用了Xilinx公司的FPGA芯片Spartan3 XC3S400作为核心控制部件:峰值保持芯片采用AMPTEK公司推出的专为空间应用设计的高速低功耗、极低衰减率的峰值保持芯片PH300;A/D变换芯片采用Analogy Devices公司的16位高速A/D转换芯片AD976A(速率200ksps);CYPRESS公司的双端口RAM芯片CYTC136-15NC作为FPGA和后端MCU的数据交换接口.     

基于FPGA的高精度PWM发生器设计与实现

本文介绍了基于FPGA的高精度PWM发生器的设计方法和流程.本课题采用了自行设计的高速时序比较器,并对RTL级电路进行逻辑层优化和布局指导优化,最终实现了200MHz的时序收敛.整体设计通过了布局布线后仿真验证.本设计成功的应用到了一个电机控制器内部,实践表明本课题所提出的高精度PWM发生器设计方案是合理、有效的.     

基于FPGA的DDS设计及实现

DDS具有稳定度高、转换时间短,且分辨率较高等优点,本文提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率间的关系。     

FPGA与DDS研究可编程频率信号源设计和实现

本文介绍了使用硬件描述语言（VHDL）在FPGA中实现DDS的控制电路的新方法,这样HOST可以方便地控制并产生180M以下的任意频率及相位可调的正弦信号。本文给出了控制电路时序仿真波形,并验证了其可行性。